專利名稱：虛級聯(lián)恢復(fù)過程中實現(xiàn)無損重排的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)字傳輸領(lǐng)域，具體地說，涉及SDH(Synchronous digitalhierarchy，同步數(shù)字體系)系統(tǒng)中的虛級聯(lián)恢復(fù)方法。
背景技術(shù)：
在SDH系統(tǒng)中，為了靈活組網(wǎng)以及提高帶寬利用效率，常常以虛級聯(lián)的方式傳遞數(shù)據(jù)。虛級聯(lián)技術(shù)的原理是允許任意多個小的容器級聯(lián)起來并組裝成為一個比較大的容器來傳輸數(shù)據(jù)業(yè)務(wù)。這種技術(shù)可以級聯(lián)VC-11、VC-12，VC-3、VC-4等不同速率的容器，允許非常小顆粒的帶寬調(diào)節(jié)、提供比相鄰級聯(lián)更精確的帶寬。此外，由于虛級聯(lián)的業(yè)務(wù)在網(wǎng)絡(luò)中是被看成為多個獨立的容器(即非級聯(lián)的容器)，所以可以通過傳統(tǒng)的、不支持級聯(lián)的SDH/SONET網(wǎng)絡(luò)傳輸，只要終端設(shè)備具有虛級聯(lián)功能即可。虛級聯(lián)最大的優(yōu)勢在于從此SDH網(wǎng)絡(luò)可以提供合適大小的通道給數(shù)據(jù)業(yè)務(wù)，避免了帶寬的浪費。
由于構(gòu)成VCG(Virtual Concatenation Group，即虛級聯(lián)組)的成員所走的路徑不同，造成不同成員有不同的延時；另外，由于添加刪除的先后順序?qū)е掳l(fā)送側(cè)發(fā)送的端口數(shù)據(jù)不一定按照時隙編號的順序發(fā)送，但傳輸過程的數(shù)據(jù)是按照時隙順序排列的，為了得到正確的數(shù)據(jù)，下游的接收芯片必須將接收到的成員按照原有的規(guī)律對齊，并重排順序，這個過程即為“虛級聯(lián)恢復(fù)”；其中對齊數(shù)據(jù)的過程被稱為“延時補(bǔ)償”，重排數(shù)據(jù)的過程被稱為“順序重排”。
LCAS(Link Capacity Adjustment Scheme)是ITU-TG.7042行業(yè)標(biāo)準(zhǔn)中提出的一種基于虛級聯(lián)的可以動態(tài)改變傳送網(wǎng)中VCG帶寬的協(xié)議。它允許無損傷地調(diào)整傳輸網(wǎng)中虛級聯(lián)信號的鏈路容量，LCAS能夠?qū)崿F(xiàn)在現(xiàn)有帶寬的基礎(chǔ)上動態(tài)地增減帶寬容量，滿足虛級聯(lián)業(yè)務(wù)的變化要求。
對于高階(VC-4，VC-3)虛級聯(lián)和低階(VC-12)虛級聯(lián)，LCAS分別利用了VC-4/VC-3通道開銷的H4字節(jié)和VC-12通道開銷的K4字節(jié)傳送控制幀?？刂茙邪ㄔ吹剿藓退薜皆磧蓚€方向的用于特定功能的信息，通過控制幀LCAS可以實現(xiàn)源和宿VCG帶寬的變化同步。
LCAS協(xié)議規(guī)定，VCG成員的順序由SQ標(biāo)記，SQ攜帶在H4或K4開銷字節(jié)中。VCG中的每個成員有獨立的SQ，接收側(cè)按照SQ由小到大的順序排列成員數(shù)據(jù)，得到的就是順序的端口數(shù)據(jù)。
LCAS協(xié)議規(guī)定了動態(tài)增加VCG成員、動態(tài)減少VCG成員和成員失效后的VCG動態(tài)調(diào)整等3種操作。通過網(wǎng)管增加或者刪除虛級聯(lián)組中成員時，要求系統(tǒng)不丟失數(shù)據(jù)，即平滑增減；對于因為“斷纖”或者“告警”等原因?qū)е碌摹芭R時刪除”虛級聯(lián)組成員時，少量丟失數(shù)據(jù)后能夠恢復(fù)正常。所謂“無損重排”就是在發(fā)生上述三種操作的時候，“順序重排”過程不能丟失數(shù)據(jù)。
實現(xiàn)延時補(bǔ)償?shù)姆椒ㄒ话闶菍⒋嬖跁r延的數(shù)據(jù)緩存于內(nèi)部或外部RAM(Random Access Memory隨機(jī)存取存儲器)中，再按照對齊的規(guī)律將數(shù)據(jù)讀出。實現(xiàn)順序重排的方法一般是在進(jìn)行了延時補(bǔ)償之后，將數(shù)據(jù)按照VCG解復(fù)用，把數(shù)據(jù)和使能指示寫入每個VCG單獨使用的交叉RAM，通過將數(shù)據(jù)暫存后按照順序讀出達(dá)到重排的目的。這樣處理的缺點是耗費的資源比較多。
專利“虛級聯(lián)中序列號排序的處理方法”(公開號1462118)介紹了一種重排序列號的方法，該專利提出的方法要求在配置變化時復(fù)位交叉RAM，這樣會導(dǎo)致在配置變化時丟失數(shù)據(jù)，不能滿足LCAS協(xié)議的要求。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是現(xiàn)有技術(shù)中虛級聯(lián)順序重排過程中耗費資源較多，并且在配置變化時可能丟失數(shù)據(jù)的問題，提出一種虛級聯(lián)恢復(fù)過程中實現(xiàn)無損重排的方法。
本發(fā)明的核心思想是采用復(fù)用處理的方式完成虛級聯(lián)順序重排過程，數(shù)據(jù)重排過程和延時補(bǔ)償共用一個RAM；通過芯片內(nèi)部的交叉RAM，生成交叉地址；配置變化時在讀出方向做特殊處理。
一種虛級聯(lián)恢復(fù)過程中實現(xiàn)無損重排的方法，包括下列步驟第一步、將補(bǔ)償RAM按照虛級聯(lián)成員的最多個數(shù)劃分成多個存儲塊，每個成員對應(yīng)其中一個存儲塊，該成員的數(shù)據(jù)僅存放于所對應(yīng)的存儲塊；第二步、按照時隙編號的順序?qū)⒊蓡T數(shù)據(jù)寫入各自對應(yīng)的存儲塊；第三步、根據(jù)成員的SQ，通過內(nèi)部交叉RAM生成補(bǔ)償RAM的高位讀地址；第四步、生成補(bǔ)償RAM的讀地址低位按照SDH標(biāo)準(zhǔn)結(jié)構(gòu)生成讀出方向時序，同一個虛級聯(lián)組的所有成員的讀出時序相同，并設(shè)立正負(fù)調(diào)整機(jī)會位置，在讀出方向的凈荷指示下，增加讀地址低位；第五步、用上述生成的補(bǔ)償RAM的讀地址從補(bǔ)償RAM中讀出數(shù)據(jù)。
所述方法還包括，當(dāng)配置變化時，作以下處理(1)、記錄變化時刻補(bǔ)償RAM的寫地址低位；(2)當(dāng)補(bǔ)償RAM的讀地址低位增加所述記錄值時，在讀方向設(shè)立空閑段，用于更新配置信息；(3)在空閑段保持讀地址為當(dāng)前值，讀出的數(shù)據(jù)設(shè)置為無效；(4)更新完畢后，讀出方向使用新的配置數(shù)據(jù)。
上述第三步中補(bǔ)償RAM的高位讀地址的生成方法具體包括3.1使用交叉RAM生成交叉地址交叉RAM的高位地址和系統(tǒng)的最大虛級聯(lián)組個數(shù)對應(yīng)，低位地址和單個虛級聯(lián)組的最大成員數(shù)對應(yīng)；3.2用虛級聯(lián)組編號作為高位寫地址，SQ作為低位寫地址，將時隙編號和成員使能信號寫入交叉RAM對應(yīng)的單元；3.3在同一虛級聯(lián)組中按照時隙順序計數(shù)當(dāng)虛級聯(lián)組中時隙編號最小的成員出現(xiàn)時，該計數(shù)值復(fù)位為0，計數(shù)到時隙編號最大的成員時，該計數(shù)值達(dá)到最大值；3.4用所述計數(shù)值作為交叉RAM的低位讀地址，用虛級聯(lián)組編號作為交叉RAM的高位讀地址從交叉RAM中讀取數(shù)據(jù)；3.5將讀出的時隙編號作為補(bǔ)償RAM的高位讀地址。
本發(fā)明通過用交叉RAM生成補(bǔ)償RAM的高位地址，從而達(dá)到順序重排的目的，由于順序重排過程和延時補(bǔ)償過程共用了一個RAM，減少了完成這部分功能所占用的資源。當(dāng)配置發(fā)生變化時，將寫入方向的變化時刻同步到讀出方向，在空閑段更新配置信息，并且在讀方向在配置變化時不需要復(fù)位交叉RAM和補(bǔ)償RAM，所以按照LCAS協(xié)議規(guī)定所作的配置變化不會導(dǎo)致數(shù)據(jù)丟失。


圖1是本專發(fā)明中虛級聯(lián)恢復(fù)的原理框圖；圖2是本發(fā)明提出的方法的流程圖；圖3是重排過程幾個主要信號的示意圖；圖4是交叉RAM的存儲示意圖。
具體實施例方式
下面結(jié)合附圖，對本發(fā)明所述方法進(jìn)行詳細(xì)的說明。
圖1是本專發(fā)明中虛級聯(lián)恢復(fù)的原理框圖。如圖1所示，存儲設(shè)備是用于緩存數(shù)據(jù)的內(nèi)部或外部RAM，寫進(jìn)RAM的數(shù)據(jù)是待恢復(fù)的數(shù)據(jù)，從RAM讀出的數(shù)據(jù)是恢復(fù)后的數(shù)據(jù)。寫入方向模塊生成存儲設(shè)備的寫地址，讀出方向模塊生成存儲設(shè)備讀地址的低位和讀地址高位的初始值；這兩個地址同時還要送到讀寫地址比較模塊進(jìn)行比較，比較結(jié)果送到讀出方向生成模塊，調(diào)整讀地址增加的速度。交叉模塊將讀地址的高位按照SQ重排，和讀地址低位一起送到存儲設(shè)備。
圖2是本發(fā)明提出的方法的流程圖。如圖2所示，本發(fā)明提出的方法包括下列步驟第一步、將補(bǔ)償RAM按照虛級聯(lián)成員的最多個數(shù)劃分成多個存儲塊，每個成員對應(yīng)其中一個存儲塊，該成員的數(shù)據(jù)僅存放于所對應(yīng)的存儲塊；第二步、按照時隙編號的順序?qū)⒊蓡T數(shù)據(jù)寫入各自對應(yīng)的存儲塊；第三步、根據(jù)成員的SQ，通過內(nèi)部交叉RAM生成補(bǔ)償RAM的高位讀地址；第四步、生成補(bǔ)償RAM的讀地址低位按照SDH標(biāo)準(zhǔn)結(jié)構(gòu)生成讀出方向時序，同一個虛級聯(lián)組的所有成員的讀出時序相同，并設(shè)立正負(fù)調(diào)整機(jī)會位置，在讀出方向的凈荷指示下，增加讀地址低位；第五步、用上述生成的補(bǔ)償RAM的讀地址從補(bǔ)償RAM中讀出數(shù)據(jù)。其中第三步中補(bǔ)償RAM的高位讀地址的生成方法具體包括3.1使用交叉RAM生成交叉地址交叉RAM一個不同于補(bǔ)償RAM的內(nèi)部RAM，其高位地址和系統(tǒng)的最大虛級聯(lián)組個數(shù)對應(yīng)，低位地址和單個虛級聯(lián)組的最大成員數(shù)對應(yīng)；3.2用虛級聯(lián)組編號作為高位寫地址，SQ作為低位寫地址，將時隙編號和成員使能信號寫入交叉RAM對應(yīng)的單元；3.3在同一虛級聯(lián)組中按照時隙順序計數(shù)當(dāng)虛級聯(lián)組中時隙編號最小的成員出現(xiàn)時，該計數(shù)值復(fù)位為0，計數(shù)到時隙編號最大的成員時，該計數(shù)值達(dá)到最大值；3.4用所述計數(shù)值作為交叉RAM的低位讀地址，用虛級聯(lián)組編號作為交叉RAM的高位讀地址從交叉RAM中讀取數(shù)據(jù)；3.5將讀出的時隙編號作為補(bǔ)償RAM的高位讀地址。
圖3是重排過程幾個主要信號的示意圖。圖3中僅畫出五個成員作為示例。其中時隙編號為0和2的成員屬于第一個VCG，其余三個成員屬于第二個VCG；SQ表示各個成員的SQ值，是進(jìn)行重排的依據(jù)。“排列計數(shù)”在VCG的時隙編號最小的成員出現(xiàn)時復(fù)位到零，再次出現(xiàn)該VCG的成員時加1。交叉時隙是從交叉RAM讀出的時隙編號，將作為補(bǔ)償RAM的讀地址的高位。
圖4是交叉RAM的存儲示意圖，是針對圖3中示例的交叉RAM存儲方式示意圖。圖中的方塊表示每個存儲單元，行和列則對應(yīng)交叉RAM的地址高位和低位。圖中的M和系統(tǒng)的最大VCG數(shù)目對應(yīng)，例如系統(tǒng)最大支持24個VCG，則M應(yīng)該取與24最接近的2的整數(shù)次方32。圖中N和每個VCG最大可能的成員數(shù)對應(yīng)，例如VCG最多可能有63個成員，則N應(yīng)該取與63最接近的2的整數(shù)次方64。依照圖2所示的例子，時隙編號0和2的成員屬于編號為0的VCG，存放時隙編號的位置的高位地址為0，和VCG編號對應(yīng)，存放位置的低位地址為SQ，分別為1、0，圖中方塊里的數(shù)據(jù)2、0分別就是成員的時隙編號；時隙編號1，3，5的成員屬于編號為1的VCG，存放的位置的高位地址為1，存放位置的低位分別為0，1，2，圖中方塊里的數(shù)據(jù)1、3、4分別就是成員的時隙編號。交叉RAM的讀地址高位和寫地址高位相同，就是成員所屬的VCG編號，低位讀地址為圖3所示的“排列計數(shù)”。從交叉RAM讀出的時隙編號就是圖2中所示的“交叉時隙”。
權(quán)利要求
1.虛級聯(lián)恢復(fù)過程中實現(xiàn)無損重排的方法，其特征在于包括下列步驟第一步、將補(bǔ)償RAM按照虛級聯(lián)成員的最多個數(shù)劃分成多個存儲塊，每個成員對應(yīng)其中一個存儲塊，該成員的數(shù)據(jù)僅存放于所對應(yīng)的存儲塊；第二步、按照時隙編號的順序?qū)⒊蓡T數(shù)據(jù)寫入各自對應(yīng)的存儲塊；第三步、根據(jù)成員的SQ，通過內(nèi)部交叉RAM生成補(bǔ)償RAM的高位讀地址；第四步、生成補(bǔ)償RAM的讀地址低位按照SDH標(biāo)準(zhǔn)結(jié)構(gòu)生成讀出方向時序，同一個虛級聯(lián)組的所有成員的讀出時序相同，并設(shè)立正負(fù)調(diào)整機(jī)會位置，在讀出方向的凈荷指示下，增加讀地址低位；第五步、用上述生成的補(bǔ)償RAM的讀地址從補(bǔ)償RAM中讀出數(shù)據(jù)。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于所述方法還包括，當(dāng)配置變化時，作以下處理(1)、記錄變化時刻補(bǔ)償RAM的寫地址低位；(2)當(dāng)補(bǔ)償RAM的讀地址低位增加所述記錄值時，在讀方向設(shè)立空閑段，用于更新配置信息；(3)在空閑段保持讀地址為當(dāng)前值，讀出的數(shù)據(jù)設(shè)置為無效；(4)更新完畢后，讀出方向使用新的配置數(shù)據(jù)。
3.根據(jù)權(quán)利要求1或2所述的方法，其特征在于所述第三步中補(bǔ)償RAM的高位讀地址的生成方法具體包括3.1使用交叉RAM生成交叉地址交叉RAM的高位地址和系統(tǒng)的最大虛級聯(lián)組個數(shù)對應(yīng)，低位地址和單個虛級聯(lián)組的最大成員數(shù)對應(yīng)；3.2用虛級聯(lián)組編號作為高位寫地址，SQ作為低位寫地址，將時隙編號和成員使能信號寫入交叉RAM對應(yīng)的單元；3.3在同一虛級聯(lián)組中按照時隙順序計數(shù)當(dāng)虛級聯(lián)組中時隙編號最小的成員出現(xiàn)時，該計數(shù)值復(fù)位為0，計數(shù)到時隙編號最大的成員時，該計數(shù)值達(dá)到最大值；3.4用所述計數(shù)值作為交叉RAM的低位讀地址，用虛級聯(lián)組編號作為交叉RAM的高位讀地址從交叉RAM中讀取數(shù)據(jù)；3.5將讀出的時隙編號作為補(bǔ)償RAM的高位讀地址。
全文摘要
本發(fā)明公開了一種虛級聯(lián)恢復(fù)過程中實現(xiàn)無損重排的方法，其主要思想是采用復(fù)用處理的方式完成虛級聯(lián)順序重排過程，數(shù)據(jù)重排過程和延時補(bǔ)償共用一個RAM；通過芯片內(nèi)部的交叉RAM，生成交叉地址；配置變化時在讀出方向做特殊處理。本發(fā)明通過用交叉RAM生成補(bǔ)償RAM的高位地址，從而達(dá)到順序重排的目的，由于順序重排過程和延時補(bǔ)償過程共用了一個RAM，減少了完成這部分功能所占用的資源。當(dāng)配置發(fā)生變化時，將寫入方向的變化時刻同步到讀出方向，在空閑段更新配置信息，并且在讀方向在配置變化時不需要復(fù)位交叉RAM和補(bǔ)償RAM，所以按照LCAS協(xié)議規(guī)定所作的配置變化不會導(dǎo)致數(shù)據(jù)丟失。
文檔編號H04J3/24GK1761177SQ20041008049
公開日2006年4月19日 申請日期2004年10月11日 優(yōu)先權(quán)日2004年10月11日
發(fā)明者周煉 申請人:中興通訊股份有限公司