專利名稱：適于快速信號傳輸?shù)男盘杺鬏斞b置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及在例如CPU和存儲器器件或存儲器IC元件之間(例 如在包含CMOS元件或CMOS元件的功能塊的數(shù)字電路之間)傳輸 信號的技術(shù)，更具體地說，涉及通過一條總線快速傳輸信號的技術(shù)， 在該總線中， 一條主傳輸線連接有多個元件。
背景技術(shù)：
在每個包含有半導(dǎo)體集成電路的數(shù)字電路之間快速傳輸信號的技 術(shù)領(lǐng)域，已經(jīng)提出了用于傳遞具有1V左右信號幅度的低幅接口技術(shù)。作為這種低幅接口的代表，已經(jīng)提出了一種GT1 (Gunning Transceiver logic)射擊收發(fā)機(jī)邏輯接口或CTT (Center Tapped Termination)中央抽頭端子接口 。這些低幅接口在Nikkei Electronics, November 27， 1993中的269-290頁有詳細(xì)介紹。圖l顯示了這種低幅接口的現(xiàn)有技術(shù)的結(jié)構(gòu)，其中， 一個主傳輸 線具有多個分支線。數(shù)字100代表一條傳輸線，它端接端電源60和61及端電阻50 和51。傳輸線100與驅(qū)動電路塊1和接收電路塊2、 3和4相連接。傳輸線100具有50Q的阻抗。每個分支線11-14具有50Q的阻抗。 每個端電阻50和51具有50Q的阻抗。每個端電源60和61的電壓為 0.5V。發(fā)送或驅(qū)動電路21具有IOQ的導(dǎo)通電阻。當(dāng)驅(qū)動電路21在邏輯"高"輸出時，電路21工作，將傳輸線ll
接到一個1V電源(未示出)。當(dāng)驅(qū)動電路21在邏輯"低"輸出時， 電路21將傳輸線11接到地，即0V電源(未示出)。數(shù)字32到34 代表接收電路，每個接收電路分別包括在相應(yīng)的各接收電路塊內(nèi)。這 些接收電路將接收到的信號與參考電壓Vref比較，以確定接收到的信 號是處在低電平還是高電平.在該電路中，Vref設(shè)為0.5V。下面說明當(dāng)驅(qū)動電路21從低電平輸出轉(zhuǎn)換為高電平時信號是如 何在該總線上傳輸?shù)?br>
圖1中的各點的。首先，推導(dǎo)出當(dāng)驅(qū)動電路21 在低電平輸出時傳輸總線100的電勢，此時，在傳輸線上的點A的電 壓對應(yīng)于由端電阻50和51及發(fā)送電路21的導(dǎo)通電阻對0.5V的端電 源的分壓而得到的電壓。即，該電壓為0.5VxlOQ/ (10Q+50Q/2 ) =0.14 ( V )當(dāng)發(fā)送電路21的輸出從低電平輸出轉(zhuǎn)換為高電平輸出而使得信 號被發(fā)送到圖1中點A時，傳輸線的電勢可以按以下得出。 一旦在發(fā) 送電路21的輸出轉(zhuǎn)換以后，電源電壓由發(fā)送電路21的導(dǎo)通電阻和傳 輸線11的50n阻抗所分壓。于是，點A的電勢增量為1Vx50Q/ ( ) =0.83 ( V)初始電壓0.14V和電壓增量相加為0.97V，這就是在點A的電勢。當(dāng)幅度為0.83V的波形到達(dá)分支點B時，產(chǎn)生的電勢可按以下得 出。從傳輸線11看傳輸線100，由于傳輸線IOO被分為兩部分，左和 右，傳輸線100的實際阻抗只有其阻抗的一半，即，25Q。而由于傳 輸線11的阻抗是50Q，該阻抗的失配導(dǎo)致信號在點B反射。反射系數(shù)可按下式得出(50Q-25Q ) / ( 50Q+25Q ) =0.33這意味著傳導(dǎo)到點A的0.83V的信號幅度的1/3，即幅度為0.28V 的信號被反射并返回到發(fā)送電路側(cè)。剩下的0.55V的幅度的信號被傳 送到傳輸線IOO作為初次傳輸?shù)牟?。因此，對?yīng)于0.55V和初始電勢 的相加的被傳輸?shù)男盘柕碾妱轂?.69V。當(dāng)返回到發(fā)送電路的幅度為0.28V的信號到達(dá)發(fā)送電路時，該信 號又被鏡象反射到B點。信號的2/3部分通過傳輸線100,而余下的1/3返回到傳榆線11。這樣，信號在傳輸線ll上傳來傳去。每當(dāng)信號 波形到達(dá)點B時，每個波形的2/3部分被傳輸?shù)絺鬏斁€100。通過這 種#:作，在點A的原來的0.83V的幅度被逐次傳送到傳輸線100。通過點B并傳送到傳輸線100的0.69V的信號到達(dá)點C。在此點， 該信號面臨的每條傳輸線都具有50Q的阻抗。因此，對于通過信號的 50Q傳輸線而言，25歐姆的正向總阻抗是失配的，這造成了信號的反 射。反射系數(shù)如下() / ( 50n+25D ) =0.33 通過點C的波形的電勢對應(yīng)于在B點的0.55V的信號幅度乘以一 個透射率2/3 (=1-1/3)后再加上初始電勢而得到的電勢，即，0.55Vx2/3+0.14V=0.50 ( V ) 在點E或G發(fā)生相似的反射。點E的電勢為0.38V，點G的電 勢為0.30V。這些結(jié)果示于圖2A到2C。圖2A顯示了進(jìn)出點C的信號，即來 到點C的點B的信號，和離開點C的點D和點E的信號。為了清楚 起見，在點A的倌號也被示出。類似地，圖2B顯示了進(jìn)出點E的信 號。圖2C顯示了進(jìn)出點G的信號。在閨2A到2(〕中，數(shù)字201代表 在圖1中點A的信號波形。數(shù)字202代表在點B的波形。數(shù)字203代 表在點C的波形。數(shù)字204代表在點D的波形。數(shù)字205代表在點E 的波形。數(shù)字206代表在點F的波形。數(shù)字207代表在點G的波形。 數(shù)字208代表在點H的波形。當(dāng)信號下降時，情況相同。在信號下降 時在波形示于圖3A-3C中。在圖3中，數(shù)字201到208分別代表在圖 1中所示的點A到點H的信號波形。從上面所述可以看到，利用傳統(tǒng)的信號傳輸電路不可能使來自驅(qū) 動電路的在點A的指示高電平的初始信號在所有的接收電路塊超出參 考電壓Vref(在上述條件下為0.5V)以確定信號為高電平。換句話說， 由于在點B， C， E和G有較大的反射，初始信號在點A的原高電平 電壓被衰減到一個很低的電壓電平，在接收電路超不過參考電壓Vref。因此，即使發(fā)送電路21指示高電平，接收電路32， 33和34也 不能識別，最終經(jīng)過來回反射后，在點B， C和D的電壓電平將增加 到非常接近在點A的電平，但只有在此時，接收電路才能識別出這是高電平。在點C， E或G進(jìn)入到每個分支線的信號如進(jìn)入傳輸線11那樣 在分支線內(nèi)被反射。當(dāng)反射的波形返回到分支點時，信號的2/3部分 到達(dá)傳輸線IOO。這將引起傳輸線100上的波形失真。如上所述，在上述的現(xiàn)有技術(shù)中，反射在每個分支點發(fā)生。因反 射造成的電勢降低互相迭加。信號電勢的上升在驅(qū)動電路的較遠(yuǎn)的地 方將要延遲。這將造成延時的增加，因此妨礙了信號的快速傳輸，非 常不利。此外，進(jìn)入到接收電路塊的信號在接收電路部分被反射，然后， 進(jìn)入傳輸線100。這也造成信號波形的不利的失真，從而，降低了信 號傳輸?shù)目煽啃浴榱思铀傩盘杺鬏敽褪乖趥鬏斁€100上的信號幅度更小，上迷的 現(xiàn)有技術(shù)將供電電壓設(shè)置為IV。在前面討論的電路中，為了在通常使 用的3.3V的電源的情況下取得1V的幅度，驅(qū)動電路的導(dǎo)通電阻被設(shè) 置成為IOOQ的特定值以實現(xiàn)小幅度。上述的特定值使得廣泛使用的具有IOQ的導(dǎo)通電阻的晶體管無法 使用。換句話說，需要使用特制的晶體管。此外，此較高的發(fā)送電路21的導(dǎo)通電阻使驅(qū)動電路的功耗增加， 從而，使整個功耗增加。作為另一個與本發(fā)明相關(guān)的現(xiàn)有技術(shù)，美國專利No.4，92，449可 以作為參考。該專利披露了在具有多個包含一個驅(qū)動電路和一個接收 電路的電路塊的電路線結(jié)構(gòu)中的電路塊和塊間信號傳輸線之間提供一 個電阻，該塊間信號傳輸線用于在電路塊之間傳遞信號。設(shè)置電阻的 目的在于減少在源轉(zhuǎn)換操作產(chǎn)生的信號沖擊時出現(xiàn)的通過電流，即， 減少在內(nèi)部塊信號傳輸總線上的信號幅度。該電阻被設(shè)置為20Q到 400之間.該電阻可造成在電路塊內(nèi)部的傳輸線和塊間傳輸線之間的 分支點的信號的反射。該信號反射對信號的快速傳輸造成不利。也就 是說，該技術(shù)沒有根據(jù)塊間信號傳輸線和塊內(nèi)部的信號傳輸線之間的 阻抗關(guān)系確定電阻。另外，在塊間信號傳輸線和電路塊內(nèi)部的信號傳輸線之間提供電阻的另一個現(xiàn)有技術(shù)是日本專利JP-B54-5929。在該專利中電阻只是 被提供在接收電路側(cè)的電路塊和塊間信號傳輸線之間，在具有發(fā)送電 路的電路塊和塊間信號傳輸總線之間沒有提供電阻。與美國專利No.4， 922，449 一樣，當(dāng)來自發(fā)送電路的信號被傳輸?shù)綁K間信號傳輸總線時， 信號發(fā)生反射。如前所述，這種信號反射可造成快速信號傳輸難以實 現(xiàn)。發(fā)明內(nèi)容本發(fā)明的目的就是要提供一種信號傳輸裝置，該信號傳輸裝置可 克服前述缺點，抑制在具有分支線的傳輸線上的信號的電勢的下降， 防止在每個分支線中重復(fù)反射，保持在線上的信號幅度較小，以便在 快速傳輸信號。為此，本發(fā)明提供了一種信號傳輸裝置，包括第一傳輸線；用于 終止上述第一傳輸線的一端或兩端的至少一個終端元件；用于輸入輸出 信號的第一集成電路；承栽上述第一集成電路的母板；和設(shè)置在上述母 板上、用于將上述母板和子板連接起來的連接器，其中，上述子板包括: 用于輸入輸出信號的第二集成電路；起具有規(guī)定的阻抗值的電路元件的 作用的第二傳輸線，用于以高速頻率在上述第一傳輸線和上述第二集成 電路之間傳輸信號；和配置在上述第一傳輸線和上述第二傳輸線之間的 第一電阻元件。根據(jù)本發(fā)明的信號傳輸裝置，上述笫一電阻元件配置在上述連接器 附近，以抑制在上述第二傳輸線上的信號反射。根據(jù)本發(fā)明的信號傳輸裝置，上述第一傳輸線是具有規(guī)定的阻抗值 的分布常數(shù)電路元件。根據(jù)本發(fā)明的信號傳輸裝置，上述第一傳輸線設(shè)置在上述母板上。
在本發(fā)明的上迷信號傳榆裝置中，上述第一傳榆線的阻抗值比上述 第二傳輸線的阻抗值低。在本發(fā)明的上述信號傳輸裝置中，起具有規(guī)定的阻抗值的電路元件 作用的第三傳輸線，用于以高速頻率在上述第 一傳輸線和上述第 一集成電路之間傳輸信號；和配置在上述笫一傳輸線和上述第三傳輸線之間的 第二電阻元件。在本發(fā)明的上述信號傳輸裝置中，上述第三傳輸線是具有規(guī)定的阻 抗值的分布常數(shù)電路元件。在本發(fā)明的上述信號傳輸裝置中，上述第一傳輸線的阻抗值比上述 第三傳輸線的阻抗值低。在本發(fā)明的上述信號傳輸裝置中，上述高速頻率至少為50MHz或更高。在具有驅(qū)動電路或接收電路集成的集成電路中所使用的具有長引 線框的封裝件，如方型扁平封裝件(QFP)或針式格柵陣列(PGA) 的情況下，終端接到塊間傳輸線上，加有一個電阻使塊間傳輸線和塊 內(nèi)傳輸線之間阻抗匹配，而引線框的阻抗和塊內(nèi)傳輸線的阻抗是匹配 的。根據(jù)本發(fā)明，通過插入一個阻值接近于將分支線的阻抗的減去主 傳輸線阻抗的一半得到的值的電阻，就能利用分配插入的電阻和端電 阻的阻值防止在分支線內(nèi)部的重復(fù)反射和傳輸線的幅度衰減。從而可 以高速傳輸信號。在塊間傳輸線上有大量分支點存在時，由于電阻的存在，塊間傳 輸線不直接受到分支線容重(即，傳輸線負(fù)載容量和驅(qū)動和接收電路 的容量的總和)的影響。這有效地抑制了傳輸線阻抗的降低。此外， 由于現(xiàn)場插入造成的波形失真也可被抑制。附困說明圖l為傳統(tǒng)羊向傳輸線的示意圖；圖2A到2C為顯示在利用傳統(tǒng)傳輸線時出現(xiàn)的倌號波形(前沿波
形)；圖3A到3C顯示了利用傳統(tǒng)傳輸線時出現(xiàn)的信號波形(后沿波形)；圖4為顯示本發(fā)明的實施例1的方框圖;圖5為顯示驅(qū)動電路的實例的電路圖；圖6為顯示差分接收電路的實例的電路圖；圖7A到7C為顯示本發(fā)明的實施例1中的信號波形(前沿波形)圖；圖8A到8C為顯示本發(fā)明的實施例1中的信號波形(后沿波形)圖； 圖9顯示當(dāng)利用傳統(tǒng)傳輸線時執(zhí)行現(xiàn)場插入時產(chǎn)生的波形失真圖； 圖10顯示了利用本發(fā)明的實施例1的電路時因現(xiàn)場插入造成的波形 失真；圖11為顯示本發(fā)明的實施例2的方框圖；圖12A到12B為顯示利用傳統(tǒng)的傳輸線，當(dāng)發(fā)送電路轉(zhuǎn)換時產(chǎn)生的 波形圖；圖13A到13B為顯示實施例2的驅(qū)動電路進(jìn)行轉(zhuǎn)換操作的轉(zhuǎn)換波形困；圖14為顯示本發(fā)明的實施例3的方框圖； 圖15為顯示實施例3的改進(jìn)圖；圖16A到16C顯示了根據(jù)本發(fā)明的實施例3的電路中發(fā)生的信號波 形(前沿波形)；圖17A到17C顯示了本發(fā)明的實施例3的電路中產(chǎn)生的信號波形(后 沿波形)；圖18A到18C顯示了本發(fā)明的實施例1的電路中，在傳輸線上的阻 抗變化產(chǎn)生的信號波形(前沿波形)；圖19A到19C顯示了本發(fā)明的實施例1的電路中，在傳輸線上的阻 抗變化產(chǎn)生的信號波形(后沿波形)；圖20為顯示本發(fā)明的實施例3的結(jié)構(gòu)電路圖，其中，有一個電^C 代電阻；
圖21為顯示本發(fā)明的實施例3的結(jié)構(gòu)電路困的另一個例子，其中， 有一個電^^代電阻；圖22A到22C為顯示利用圖20的結(jié)構(gòu)電路時產(chǎn)生的信號波形(前沿 波形)；圖23A到23C為顯示利用圖20的結(jié)構(gòu)電路時產(chǎn)生的信號波形(后沿波形)；圖24顯示了圖4所示電路結(jié)構(gòu)中產(chǎn)生的信號波形； 圖25顯示了圖4中的電路結(jié)構(gòu)中電阻80到83具有較小值時產(chǎn)生的 信號波形；圖26顯示了圖4中的電路結(jié)構(gòu)中電阻80到83具有較大值時產(chǎn)生的 信號波形；圖27顯示了本發(fā)明的實施例4的方框圖；圖28為QFP封裝件的截面圖；圖29為PGA封裝件的截面圖；圖30顯示了裝有QFP封裝件的裝置的例子。
具體實施方式
下面參照附圖詳細(xì)地描述本發(fā)明的實施例。圖4顯示了一個基本的方框圖，這是應(yīng)用本發(fā)明的單向傳輸線的第 一實施例。在圖4中，數(shù)字1代表具有驅(qū)動電路21的驅(qū)動電路塊(單元)數(shù)字2 到4代表具有接收電路32到34的接收電路塊。所述電路塊包括電阻80 到83及傳輸線11到14。傳輸線100連接于電路塊1-4，傳輸總線100 的兩端是電阻50和51，每個電阻的阻值等于或接近于傳輸線100的特征 阻抗值。在圖4中，傳輸線100的阻抗為50a分支線11-14每個的阻抗為 100a端電阻50和51的阻值為50Q,端電源60和61可以提供1.5V的 電壓。驅(qū)動電路21導(dǎo)通電阻為IOQ。當(dāng)驅(qū)動電路21保持髙電平輸出時，驅(qū)動電路21將傳輸線接于一個 3V電源(如圖5中的62)。當(dāng)驅(qū)動電路21保持低電平輸出時，傳輸線接 于地電位(如困5中的63)。在圖4中，數(shù)字32-34代表接收電路。電阻80-83都被限定為具有75Q的阻值。限定該阻值的方法在下面 描述。在這個實施例中，可以注意到，傳輸線100在兩端端接電阻。然而，如果需要也可以在一端只接一個電阻。此外，該實施例提供了三個接收 電路塊，每個接收電路塊都具有一個接收電路。但是，本發(fā)明也可以應(yīng) 用于只包括至少一個具有接收電路的接收電路塊的信號傳輸裝置。圖5示出了閨4結(jié)構(gòu)中使用的發(fā)送或驅(qū)動電路21的例子。該驅(qū)動電 路21是一個推挽驅(qū)動電路，包括一個上推晶體管70和一個下拉晶體管 71。上推晶體管70示于圖5，為一個N溝道MOS場效應(yīng)晶體管 (NMOS)。但晶體管70也并不限于NMOS。例如，P溝道場效應(yīng)晶體管 (PMOS)也可用來作為晶體管70?，F(xiàn)有技術(shù)的"Mkkei電子"的文章。在該文章中，驅(qū)動電路利用了一個導(dǎo) 通電阻為IOOQ左右的晶體管。相反，本發(fā)明利用了一個目前可以廣泛得 到的導(dǎo)通電阻為IOQ的晶體管。本發(fā)明可以利用常規(guī)的驅(qū)動電路，因為， 在本實施例中加入的電阻80到83和IOQ的晶體管的導(dǎo)通電阻之和接近 于現(xiàn)有技術(shù)裝置的導(dǎo)通電阻IOOQ，使得傳輸總線100上的幅度與現(xiàn)有技 術(shù)中的幅度大體相等。例如，假定傳輸線100的阻抗和端電阻為50Q,分支線阻抗為IOOQ， 端電源提供的電壓為1.5V，并且電源向驅(qū)動電,供3V的電壓。根據(jù)這些假定，在上述的利用導(dǎo)通電阻為ioon的晶體管的文章中使用的傳輸線上，信號幅度變?yōu)?.6V，該幅度基本上等于圖4中所示的傳輸線100 的0.68Q的幅度。通過將驅(qū)動電路21的導(dǎo)通電阻從100Q降到IOQ，降低驅(qū)動電路中 的功耗是可能的。例如，在上述條件下，使用IOOQ導(dǎo)通電阻的現(xiàn)有技術(shù) 裝置的功耗為14.4mW,而本發(fā)明可以使功耗降低到1.9mW。此外，本 實施例可以使用具有導(dǎo)通電阻IOQ或更多(例如50Q)的驅(qū)動電路。這
種驅(qū)動電珞可以得到上述同樣的效果。圖4中的接收電路的例子被示于困6中。該接收電路為一個差分接 收電路，通過將輸入信號與參考電壓Vref進(jìn)行比較來確定輸入信號是邏 輯髙還是邏輯低。這里使用的參考電壓可以由一個集成電路內(nèi)部產(chǎn)生。 但是，如果在集成電路內(nèi)部產(chǎn)生噪聲或從外界進(jìn)入的噪聲引起電源發(fā)生 波動，參考電壓也會相應(yīng)地波動。因此，最好從外M供參考電壓。而 且，接收電路最好為一個NMOS型差分接收電路，用于通過NMOS的 效應(yīng)接收輸入信號。如果這種類型的接收電路用來作為參考電壓，則使 用端電源的電壓。在這種情況下，參考電壓等于電源電壓的一半。因此， 接收在參考電壓附近的1V或更少的小幅度波形是可能的。例如，在下述條件下，在接收電路的幅度為0.68V。具體地說，如果 每個端電阻50、 51的阻值為50Q，每個匹配電阻80、 81、 82和83的阻 值為75Q，驅(qū)動電路的導(dǎo)通電阻為IOQ，驅(qū)動電路的供電電壓為3V，端 電源電壓為L5V，當(dāng)驅(qū)動電路為低電平輸出時，在每個接收電路的電壓 為1.16V( = 1.5V-(1.5V-0)x(50Q / 2) / (50fll / 2+75Q+10) = 1.5-0.34)，當(dāng)驅(qū) 動電路處于高電平輸出時，在每個接收電路的電壓為1.84V(= 1.5V+(3-1.5)x (50/2)/(50/2+75+10) = 1.5+0.34)。因此，在每個接收電 路，幅度為0'68V( = 1.84-1.16)。在圖4中，只是對每個電路塊的一個接收電路32-34以舉例的方式 進(jìn)行了描述。但是，本發(fā)明并不限制接收電路的個數(shù)。在上述的信號傳輸電路中，電阻80到83的每個阻值都作成與塊內(nèi) 傳輸線11的阻抗減去線100的阻抗的一半得到的值相等。線100的阻抗 被折成一半，因為來自驅(qū)動電路塊的信號在與總線100的接觸點分成兩 路。即，下述等式成立Rm = Zs-Z0 / 2其中，Zs代表傳輸線11的阻抗，Z0代表線100的阻抗，Rm代表 電阻80的阻值。從該式可以看出，從傳輸線ll來看，電阻80和線100的總阻抗被 作成等于傳輸線ll本身的阻抗。這樣，就可以防止在分支線內(nèi)部的重復(fù)反射.電阻81到83可用同樣的方法限定。這樣，另外的塊與前述的塊1 有同樣的效果。下面，描述由表達(dá)式l得到的電阻的效果，當(dāng)驅(qū)動電路電路21從低 電平轉(zhuǎn)換到高電平輸出時，傳送到圖4中每點的波形將參照圖4的電路 圖進(jìn)行描述。首先，要求出當(dāng)驅(qū)動電路21饋入一個低電平輸出時，傳輸線100的 電勢。傳輸總線的電壓等于將端電源電壓1.5￥被端電阻50和51，電阻 80和驅(qū)動電路21的導(dǎo)通電阻分壓而得到的電壓。結(jié)果，當(dāng)驅(qū)動電路21 提供低電平輸出時，在傳輸線上的點B的電壓為1.5Vx (75Q+10Q) / (30Q+75Q+25Q) - 1.16(V)在圖4的電路中，由驅(qū)動電路21驅(qū)動的信號在點B沒有反射。因此， 整個信號被傳送到線100。當(dāng)驅(qū)動電路輸出從低電平轉(zhuǎn)換到高電平時傳送 到點B的信號的電勢等于將端電源電壓1.5V和驅(qū)動電路21的供電電壓 3V被端電阻50和51、電阻80、驅(qū)動電路21的導(dǎo)通電阻分壓所得到的 電壓。因此，當(dāng)驅(qū)動電路21提供高電平輸出時在點B的信號電勢可按下 式得出1.5V+(3V-1.5V)x 25Q / (10Q+75Q+25Q)=1.84V 即，傳送到點B的信號幅度為 1.84V-1.16V = 0.68V當(dāng)傳送到傳輸線100的幅度為0.68V的信號到達(dá)點C時，面臨的是50Q的傳輸線和7sn的電阻加上ioon的傳輸總線，因為該兩條傳輸線的38.9Q的總阻抗與信號通過的50ft的傳輸線的阻抗不同，這種阻抗失配引 起信號的反射。透射系數(shù)為1-反射系數(shù)=1-(50-38.9) / (50+38.9) = 0.875。 經(jīng)過點C的信號的電勢等于點B處的信號幅度0.68V乘以透射系數(shù)0.875 再加上初始電勢。即，該信號的電勢為 0.68Vx0.875+1.16V = 1.76V在點E或點G發(fā)生類似的反射.在點E或G的電勢分別為1.68V和 1.61V。
這些結(jié)果示于圖7A到圖7C。圖7A顯示了進(jìn)出點C的信號波形， 即，在點B去往點C的信號波形和離開點C的在點D和E的信號的波 形。西7B顯示了進(jìn)出點E的信號的波形。圖7C顯示了進(jìn)出點G的信 號的波形，在圖7A-7C中，數(shù)字702代表在圖4中點B的信號波形。數(shù) 字703代表在點C的信號波形。數(shù)字704代表在點D的信號波形。數(shù)字 705代表在點E的信號波形。數(shù)字706代表在點F的信號波形。數(shù)字707 代表在點G的信號波形。數(shù)字708代表在點H的信號波形。當(dāng)信號下降 時，將發(fā)生同樣的現(xiàn)象。此時的信號波形示于圖8A到8C。在圖8A到 8C中，數(shù)字702-708代表如圖4中從點B到點H的信號的波形。在利用本實施例中明確描述的信號傳輸電路的情形中，應(yīng)當(dāng)懂得，在每個分支點，對來自驅(qū)動電路21的指示高電平的任何初始信號來說， 超過參考電壓(在上述條件中為1.5V)是可能的。因此，每個接收電路將 可以識別發(fā)七的高電平信號。通過從表達(dá)式(l)得到的值及從任何接近表達(dá)式(l)的值中得出電阻 80-83的阻值即可足以得出本發(fā)明的效果。下面通過參照圖24-26進(jìn)一步進(jìn)行描述。圖24顯示了當(dāng)發(fā)送電路21 連續(xù)在圖4的電路結(jié)構(gòu)中輸出脈沖波形時、在圖4中的點A， C， D， G 和H處的時間和電壓關(guān)系的波形，其中，塊間傳輸線(主傳輸線)100的阻 抗為50Q ，塊內(nèi)傳輸線11-14的阻抗為IOOQ，每個端電阻50和51的 阻抗為50Q，端電源電壓為1.65V,每個電阻80-83的阻值由表達(dá)式(l) 得出，為75Q。在圖24中，數(shù)字701代表在點A的信號波形。數(shù)字703代表在點C 的信號波形。數(shù)字704代表在點D的信號波形。數(shù)字707代表在點G的 信號波形，數(shù)字708代表在點H的信號波形。由于曲線707和曲線708 相互迭加在一起，所以肉眼分辨出兩曲線是很困難的。另一方面，圖25顯示了另一種情形。圖25示出將電阻80-83均改 為50Q以得到較大幅度時的波形。如困25所示，數(shù)字701， 703， 707 和708顯示了困4中A， C， D, G和H處的波形。阻值50ft僅僅是由表 達(dá)式(l)得出的75Q的阻值的60%。從圖25中可以看到，可以使用該阻
值，而不會產(chǎn)生任何問題。如果塊內(nèi)線的阻抗為75Q,電阻80-83的膽值可被固定為75Q用于 保持信號幅度與圖24的值相同。在該例中，電阻80-83的每個阻值比通 it^達(dá)式(l)得到的50Q的阻值大50V。。關(guān)于這一點，應(yīng)當(dāng)注意，如果電 阻80-83的每個阻值相對于由表達(dá)式(l)得到的值有50%的變化，仍能得 到本發(fā)明的效果。此外，為了加強(qiáng)本發(fā)明的效果，最好將電阻80-83的阻值設(shè)定為高 于主傳輸線100的阻抗。另外，當(dāng)傳輸線有許多分支線時，來自驅(qū)動電 路21的信號既使在利用本實施例的情況下也不能超過參考電壓。對付這 種缺點的方法見實施例3所述。每個在點C， E和G進(jìn)入到傳輸線12-14的信號在相應(yīng)的接收電路 上被鏡象反射，然后，返回到分支點。由于電路保持阻抗適當(dāng)匹配，整 個信號在同一時刻^L傳送到傳輸線100，而不在分支點產(chǎn)生反射。從該圖中可以明顯得出，在本發(fā)明中所插入的電阻可以顯著地減小 因反射造成的電勢降落，此外，這些電阻使距離驅(qū)動電,遠(yuǎn)的接收電 路中的信號電勢的降落可以忽略。通過在電路塊內(nèi)部的傳輸線和塊間傳輸線之間的連接處附近插入一 個具有預(yù)定值的電阻，即可以保持傳輸總線上的信號幅度較小并以高速 傳輸信號.通過改變傳輸線100和每個塊內(nèi)傳輸線的阻抗可以設(shè)定幅度 的大小。例如，如果發(fā)送電路21具有導(dǎo)通電阻值10Q，假定塊內(nèi)傳輸線 的阻抗為IOOO而傳輸線100的阻抗為25Q，傳輸總線的信號幅度為1.5Vxl2.5Q / (12.5Q十87.5Q+10Q)x2 - 0.34(V)其中，電阻80-83具有阻值為87.5Q。此時的波形示于圖18A-18C 和圖19A-19C。在這些圖中，數(shù)字702-708代表圖4中點召到點"處的信 號波形。從圖中可以看出，已經(jīng)取得了小幅度的波形和較小的降落。此外，電阻80-83具有抑制傳輸線100因電路塊中負(fù)栽容量大而造 成的阻抗的降低的效果，即，通過在傳輸線100和每個電路塊1-5之間 插入一個電阻，使得塊間傳輸線即不直接受到電路塊中的容量(即，傳輸 線負(fù)栽電容量和驅(qū)動及接收電路的容重的總和)。因此，抑制傳輸線的阻
抗的降低是可以實現(xiàn)的。此外，本發(fā)明的信號傳輸系統(tǒng)的另一個優(yōu)越的效果在于當(dāng)一個新的 電路板加到傳輸總線工作或安裝的電路板被去掉時，即，進(jìn)行現(xiàn)場插入 時的情況。例如，具有高電平的電路板被插入到傳送低電平信號的傳輸 線時。在這種情況下，由于板內(nèi)的電容的電勢與傳輸線的電勢不同，電 流從板流向傳輸線。該電流被傳輸?shù)絺鬏斁€。該電流被進(jìn)一步以失真的 波形傳送到分支線內(nèi)的接收電路。如果該失真波形的電位比參考電壓高， 接收電路認(rèn)為傳送的是高電平信號，從而工作失常。為了描述該失真波形的作用，圖9顯示了當(dāng)在傳統(tǒng)傳輸線中進(jìn)行現(xiàn) 場插入時發(fā)生的波形，圖IO顯示了在本發(fā)明的傳輸電路現(xiàn)場插入時產(chǎn)生 的波形。從圖9和圖IO中可以看出，本發(fā)明減小了因現(xiàn)場插入產(chǎn)生的波 形失真。實施例2下面描述實施例2，其中，本發(fā)明應(yīng)用于雙向傳輸線。圖11為顯示實施例2的基本框圖。電路塊1-4提供了驅(qū)動電路21-24、 接收電路31-34、電阻80-83、傳輸線11-14。傳輸線100接于電路塊1-4 并端接端電阻50和51 ，每個端電阻的阻值等于傳輸線100的特征阻抗值。圖ll示出了兩端接有電阻的傳輸線。如果需要可以在傳輸總線的一 端接一個電阻。此外，圖ll中示出了四個塊。在實際當(dāng)中，本發(fā)明可以 應(yīng)用于任何接于兩個或多個塊的傳輸線。示于圖11中的電路塊中的驅(qū)動電路21-24和接收電路31-34的布置 與圖5和圖6中的相同。電阻80-83的阻值可按圖4所示的實施例由表 達(dá)式(l)限定的方式得出。此外，假定電路塊l發(fā)出一個信號，在點A — H的信號波形與實施例1中的那些相同。在實施例2中所示的在一個電路塊中具有驅(qū)動電路和接收電路的結(jié) 構(gòu)中，通過使電阻等于或接近于由前i^達(dá)式(l)得到的阻值，即可以減 少驅(qū)動電路轉(zhuǎn)換時的等待時間。下面描#圖ll所示的電路結(jié)構(gòu)中當(dāng)驅(qū) 動電路轉(zhuǎn)換時倌號波形發(fā)生的變化。首先，驅(qū)動電路換下述程序轉(zhuǎn)換。
(1) 驅(qū)動電路21輸出 一個高電平信號。(2) 比(l)晚10ns之后，驅(qū)動電路21轉(zhuǎn)換到髙阻抗?fàn)顟B(tài)。此時，驅(qū)動 電路24輸出高電平信號。在驅(qū)動電路21轉(zhuǎn)換之后，端電勢使傳輸線上靠近驅(qū)動電路21的信 號電勢降落，直到驅(qū)動電路24的高電平信號到達(dá)傳輸線的該部分。因此， 下降的波形通過傳輸線被傳輸?shù)矫總€分支線。在沒有電阻的傳統(tǒng)的傳輸線的情況下在每點發(fā)生的下降的波形示于 圖12A和12B，而本發(fā)明的傳輸線中估計的每點發(fā)生的下降的波形示于 圖13A和13B。這些圖中的這些波形為包含在與具有驅(qū)動電路21的電路 塊1相鄰的電路塊2中的接收電路32的輸入電路塊處的波形。從圖12A和12D中可以明確看出，在傳統(tǒng)傳輸線中，在分支線中的 重復(fù)反射的迭加的效應(yīng)和因轉(zhuǎn)換驅(qū)動電路造成的信號降落引起當(dāng)接收電 路讀輸入信號時的延遲，即，要比驅(qū)動電路轉(zhuǎn)換晚2Td。 Td表示信號從 傳輸線的一端傳輸?shù)搅硪欢说臅r間。這里，Td為6ns。前，只需要Td的延遲，即，本發(fā)明提供了將驅(qū)動電路轉(zhuǎn)換后，讀^二信 號所需的等待時間從2Td減少到Td的能力。前述的實施例描述了高電平到高電平的轉(zhuǎn)換。但該操作對任何轉(zhuǎn)換 如j氐電平到低電平，低電平到高電平，高電平到低電平都是適用的。此 外，這種效果在任何組合中都是有效的，而與所要轉(zhuǎn)換的驅(qū)動電路無關(guān)。實施例3下面的描述針對于笫三實施例，該實施例對有許多分支線而每個分 支線的頂端有較大容量時非常有效。圖14為解釋根據(jù)本實施例的單向傳 輸總線的基本框圖。圖15為解釋根據(jù)本實施例的雙向傳輸總線的基本框 圖。在圖14中，電路塊1包括驅(qū)動電路21，電路塊2-4包括接收電路 32-34。此外，該電路塊分別具有電阻80-83和傳輸線11-14。在圖15中， 電路塊1-4具有發(fā)送電路21-24,接收電路31-34,電阻80-83，和傳輸線 11-14。在困14和15中，傳輸線100接于電路塊1-4,并端接電阻50和 51，每個電阻的阻值等于傳輸線100的特征阻抗。
在困14和15中，傳輸線的兩端都端接電阻，如果需要，傳輸線也 可只在一端端接一個電阻。此外在圖14和15中，塊的個數(shù)為4，在實際 當(dāng)中，本發(fā)明在只有兩個塊或更多的塊也是可W的。在困中，數(shù)字90-93代表開關(guān)，數(shù)字110-113代表電阻。在該實施例中，將參照圖14和15描述這些開關(guān)的操作和效果。該 第三實施例的其他部分與實施例1和2相同，在此不在贅述。如果分支線的頂端處的容量較大，或接有大量的分支線，在傳輸線 的分支點的信號電勢的降落會大得難以接受。甚至實施例1和2也不能 抑制這種降落。例如，考慮實施例l所示的條件，即，在圖4中的電路，傳輸線IOO 的阻抗為50Q，每個分支線11-14的阻抗為IOOQ，每個端電阻50和51 的電阻為50Q，每個端電源的電壓為1.5V，每個電阻80-83的電阻為75Q, 發(fā)送電路21的導(dǎo)通電阻為IOQ，當(dāng)電路21提供高電平時，驅(qū)動電路21 將傳輸總線接于3V的電源，當(dāng)該電,供低電平時，驅(qū)動電路21將傳 輸總線接地或OV電源。此時，如果接有7個或更多的分支線時，來自驅(qū) 動電路21的高電平的初始信號在6個分支線之后將不會超過參考電壓 Vref。為了克服所述的缺點，第三實施例提供了 一種消除因降低的信號電 勢引起的延遲時間。這是通過使得在分支點流過比為補(bǔ)償該點處信號電 勢的降低所需的電流更多的電流來實現(xiàn)的。先參見圖14，當(dāng)驅(qū)動電路21工作時，電路l中的開關(guān)90閉合使傳 輸線100和塊內(nèi)信號傳輸線11之間的電阻減小。這可以增加總線100上 的信號幅度。上述描述對圖15中的驅(qū)動電路21-24和它們的開關(guān)90-93 同樣適用。例如，在每個端電阻50和51具有50Q的阻值，每個匹配電阻80-83 的阻值為75Q,每個發(fā)送電路21-25的導(dǎo)通電阻為IOQ,每個開關(guān)電阻 110-113的阻值為IOQ，通過閉合開關(guān)卯，傳輸線100和分支線之間的阻 值從750降低到8.80,傳輸總線上的幅度從0.68V增加到1.3V。這樣就 消除了因在分支點由于信號電勢的降低引起的延遲。
如果在下一個周期反相的情況下以髙速傳輸信號，開關(guān)在驅(qū)動電路輸出信號開始時間晚0.3個周期后斷開。這樣，信號幅度可回到預(yù)定值， 即，能夠快速傳送的小幅度。當(dāng)然，延遲的設(shè)置如果合適可不同于0.3 個周期。圖16A-16C和17A-17C為解釋本發(fā)明效果的示意圖。這些圖中的波 形為如圖14和15中的電路使驅(qū)動電路21工作時產(chǎn)生的。圖16A — 16C 顯示了上升的波形，圖17A-17C顯示了下降的波形。為了舉例的目的， 電阻110-113的阻值祐i殳定為20Q以達(dá)到這些波形。圖16A和17A顯示了進(jìn)出圖14中點C的信號波形，即，去往點C 的在點B的波形和離開點C的在點B和E處的波形。類似地，圖16B 和17B顯示了進(jìn)出點E的信號波形。圖16C和17C顯示了進(jìn)出點G的 信號波形，數(shù)字1402代表圖14中所示的點B處的信號波形。數(shù)字1403 代表點C處的信號波形。數(shù)字1404代表點D處的信號波形。數(shù)字1405 代表點E的信號波形。數(shù)字1406代表點G處的信號波形。數(shù)字1408代 表點H處的信號波形。使用開關(guān)使在傳輸線100上增加信號幅度和消除因在分支點處的信 號電勢的降落引起的延時成為可能。如上所述，即使傳輸線具有較大的 負(fù)載量和大量的分支線，通過開關(guān)的控制也可實現(xiàn)以高速傳輸小幅度的 信號。盡管開關(guān)控制情況沒有示出，可以利用傳統(tǒng)的開關(guān)技術(shù)，通過設(shè) 置在具有驅(qū)動電路的電路塊中的控制單元對開關(guān)進(jìn)行控制。利用電容器替代電阻110-113也可取得類似的效果。利用電容器的實 施例示于圖20和21。圖20顯示了圖14所示的相同的布置，其中，電容 器120取代了電阻110。圖21-顯示了與圖15所示的相同的布置，其中， 電容器120-123取代了電阻110-113。通常，電容量最好取幾十PF。如果在電容器驅(qū)動一側(cè)的電勢因來自發(fā)送電路的信號而改變，在傳 輸線100上電容器的電勢，根據(jù)電荷守恒定律，也將會上升。因此，可 以得到比只通過電阻80-83改變的幅度更大的幅度。關(guān)于這些開關(guān)，最好閉合在單元內(nèi)部的用于操作驅(qū)動電路的開關(guān)而 斷開其它的開關(guān)。另外，傳輸線IOO上的信號幅度因電容器線的效應(yīng)而
增加而后因端電阻50和51的作用在幾納秒之內(nèi)回到初始幅度。因此， 在驅(qū)動電路工作時，這些開關(guān)可以保持閉合。圖22A-22C和23A-23C顯示了在圖20中的電路圖中驅(qū)動電路21工 作時在每個點的上升的波形和下降的波形。在圖22A-22C和23A-23C中， 圖22A和23A顯示了進(jìn)出圖20中點C的信號波形，即，在點B的去往 點C的信號波形，和在點D和E的離開點C的信號波形。類似地，圖 22B和23B顯示了進(jìn)出點E的信號波形。圖22C和23C顯示了進(jìn)出點G 的信號波形。在這些圖中，數(shù)字2002代表在圖20的點B處的信號波形。 數(shù)字2003代表在點C處的信號波形。數(shù)字2004代表在點D處的信號波 形。數(shù)字2005代表在點E處的信號波形。數(shù)字2006代表在點F處的信 號波形。數(shù)字2007代表在點G處的信號波形。數(shù)字2008代表在點H處 的信號波形。如上所述，通過電容器的作用，傳輸線100上的信號幅度得以增加， 從而消除了因在分支點處的信號降低引起的延時。 實施例4圖27顯示的實施例中，驅(qū)動電路和接收電游4皮集成化，以便路塊間 傳輸線通過一個傳輸總線如集成電路的引線與電路塊內(nèi)傳輸線連接。在圖27中，數(shù)字5代表一個內(nèi)部電路塊(一個內(nèi)部單元，例如一個 集成電路)，被安裝在電路塊l(例如，安裝有集成電路的板)。數(shù)字6到8 代表具有接收電路32-34的內(nèi)部電路塊，該內(nèi)部電路塊被安裝在電路塊 2-4的內(nèi)部。電路塊1到4具有電阻80-83和傳輸線11-14和41-44。傳輸阻抗。此外，傳輸線100連接有電路塊l-4，并且兩端端接電阻50和51, 其阻值等于或接近傳輸線100的特征阻抗。在此實施例中，傳輸線也可只在一端端接一個電阻。接收電路塊的 必須的個數(shù)為 一個或多個。圖28顯示了 QFP(Quad Flat Package)封裝件截面。圖29顯示了 PGA(Pin Grid Array)封裝件截面。在圖28中，當(dāng)提供驅(qū)動信號時，芯 片130作為驅(qū)動電路工作，依次通過連接線140、 141和引線結(jié)構(gòu)120，121輸出信號，當(dāng)接收到該信號時，芯片130依次通過引線結(jié)構(gòu)120、 121 和連接線140、 141接收信號。在圖29中，當(dāng)提供驅(qū)動信號時，芯片 工作，依次通過連接線142、 143封裝件內(nèi)線路圖形170、 171和1/0針 腳160、 161輸出信號。當(dāng)接收信號時，芯片依次通過I/0針腳160， 161， 封裝件內(nèi)線路圖形170、 171，和連接線142、 143接收信號。在圖28和 29中，引線結(jié)構(gòu)120和121，封裝件內(nèi)線路圖形170、 171，和I/O針腳 160、 161必需使特征阻抗如本發(fā)明所述那樣匹配。通常，所迷板的特征阻抗取值為60-100Q。因此，在大多數(shù)情況下， 引線結(jié)構(gòu)120、 121和封裝件內(nèi)線路圖形170、 171都設(shè)計成具有特征阻 抗值為60-100Q。下面描迷上述部件如何對應(yīng)于圖27所示的部分，其中，發(fā)送電路21 和接收電路32-34對應(yīng)于芯片130和132。傳輸線41-44對應(yīng)于引線結(jié)構(gòu) 120和121，封裝件內(nèi)線路圖形170， 171和I/O針腳160、 161。內(nèi)部 電路塊5-8對應(yīng)于QFP封裝件和PGA封裝件本身。除了圖28和29所 示的封裝形式，也可使用其它的封裝形式，只要集成大體類似的元件即 可。圖30顯示了一個模塊，其中，安裝有圖28的QFP封裝件。圖30 的模塊上的一塊母板150上通過連接器200-203安裝有4塊板190-193。 與圖27中的部分相對比，傳輸線11-14對應(yīng)于傳輸線230-233，匹配電 阻80-83對應(yīng)于匹配電阻210-213。電路塊間傳輸線IOO對應(yīng)于數(shù)據(jù)總線 240。端電阻50、 51對應(yīng)于端電阻220、 221。此外，在圖30中，傳輸線 230-233設(shè)在板的外層。但是，這些線也可以裝在內(nèi)層。在圖30所示的 結(jié)構(gòu)中，安a的個數(shù)沒有限制。此外，類似的電路可只組合在一塊板 上而不必使用母板。根據(jù)本實施例，為了使阻抗互相匹配，具有較大封裝電容和電感如 邏輯1SI的元件是更為有效的。在該實施例中，每個內(nèi)部電路塊只有一個驅(qū)動電路或接收電路。如 實施例2， 一個內(nèi)部電路塊可以同時具有驅(qū)動電路和接收電路。本發(fā)明提供了設(shè)計和生產(chǎn)集成電路如IC或LSI或模塊如存儲器的新
的方法.在以前的設(shè)計和生產(chǎn)這種裝置的方法中，所要安裝的板的傳輸 線的阻抗是完全不考慮的.根據(jù)本發(fā)明，在設(shè)計和生產(chǎn)這種裝置的過程中，下述的設(shè)計和制造程序被采用(1) 確定所要安裝的板的傳輸線的阻抗。(2) 確定在板上傳輸線的阻抗，該板上，連接有諸如要設(shè)計的集成電 路引線結(jié)構(gòu)的傳輸線。(確定每個引線結(jié)構(gòu)的阻抗。如果板上的傳輸線不 變，進(jìn)行下一個)(3沐據(jù)設(shè)計的傳輸線的阻抗制造傳輸總線，然后，利用線焊接技術(shù)將其連接到集成電路芯片。(4)在所i^L上的正確位置安設(shè)傳輸線。根據(jù)該制造方法，即可以實現(xiàn)制造適合于信號快速傳輸?shù)募呻娐?和或信號傳輸電路。應(yīng)當(dāng)理解，上述的各種結(jié)構(gòu)布置只是本發(fā)明的原則的應(yīng)用的簡單的 示意。利用本發(fā)明的原則，本領(lǐng)域的技術(shù)人員可以作出許多其它的結(jié)構(gòu) 布置，而不脫離本發(fā)明的精神和范圍。
權(quán)利要求
1.一種信號傳輸裝置，包括第一傳輸線；用于終止上述第一傳輸線的一端或兩端的至少一個終端元件；用于輸入輸出信號的第一集成電路；承載上述第一集成電路的母板；和設(shè)置在上述母板上、用于將上述母板和子板連接起來的連接器，其中，上述子板包括用于輸入輸出信號的第二集成電路；起具有規(guī)定的阻抗值的電路元件的作用的第二傳輸線，用于以高速頻率在上述第一傳輸線和上述第二集成電路之間傳輸信號；和配置在上述第一傳輸線和上述第二傳輸線之間的第一電阻元件。
2. 權(quán)利要求l所述的信號傳輸裝置，其特征在于， 上述第一電阻元件配置在上述連接器附近，以抑制在上述第二傳輸線上的信號反射。
3. 權(quán)利要求l所述的信號傳輸裝置，其特征在于， 上述第一傳輸線是具有規(guī)定的阻抗值的分布常數(shù)電路元件。
4. 權(quán)利要求l所迷的信號傳輸裝置，其特征在于， 上述第一傳輸線設(shè)置在上述母板上。
5. 權(quán)利要求l所述的信號傳輸裝置，其特征在于， 上述第 一傳輸線的阻抗值比上述第二傳輸線的阻抗值低。
6. 權(quán)利要求l所述的信號傳輸裝置，其特征在于還包括 起具有規(guī)定的阻抗值的電路元件作用的第三傳輸線，用于以高速頻率在上述第一傳輸線和上述第一集成電路之間傳輸信號；和配置在上述第 一傳輸線和上述第三傳輸線之間的第二電阻元件。
7. 權(quán)利要求6所述的信號傳輸裝置，其特征在于， 上述笫三傳輸線是具有規(guī)定的阻抗值的分布常數(shù)電路元件。
8. 權(quán)利要求6所述的信號傳輸裝置，其特征在于，上述笫一傳輸線的阻抗值比上述第三傳輸線的阻抗值低。
9.權(quán)利要求l所述的信號傳輸裝置，其特征在于， 上述高速頻率至少為50MHz或更高，
全文摘要
一種信號傳輸裝置，包括第一傳輸線；用于終止上述第一傳輸線的一端或兩端的至少一個終端元件；用于輸入輸出信號的第一集成電路；承載上述第一集成電路的母板；和設(shè)置在上述母板上、用于將上述母板和子板連接起來的連接器，其中，上述子板包括用于輸入輸出信號的第二集成電路；起具有規(guī)定的阻抗值的電路元件的作用的第二傳輸線，用于以高速頻率在上述第一傳輸線和上述第二集成電路之間傳輸信號；和配置在上述第一傳輸線和上述第二傳輸線之間的第一電阻元件。
文檔編號H04B3/02GK101127024SQ200610094390
公開日2008年2月20日 申請日期1994年7月29日 優(yōu)先權(quán)日1993年12月28日
發(fā)明者井上雅雄, 山際明, 柏木健二, 栗原良一, 武隈俊次 申請人:株式會社日立制作所