專利名稱：重新切割封包的系統(tǒng)及方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種封包封裝(packet framing)的技術(shù)，特別是MPEG-2傳輸封包的封包封裝技術(shù)。
背景技術(shù)：
在兩種處理不同數(shù)據(jù)格式的組件需相互交換數(shù)據(jù)的時(shí)候，需要另一個(gè)能將數(shù)據(jù)重新切割或重新組合的組件，以作為此兩組件的接口。此接口組件可接受來自一通訊組件的數(shù)據(jù)，并轉(zhuǎn)換成另一適當(dāng)?shù)臄?shù)據(jù)格式以供另一通訊組件處理。
此種接口組件已普遍的存在于目前常用的的通訊系統(tǒng)中。舉例來說，北美數(shù)字有線電視系統(tǒng)(North American Digital Cable Television ServiceSystem，ITU-T R/J.8 3B)規(guī)格要求一種MPEG封裝組件，用以轉(zhuǎn)換MPEG檔案的格式，以使兩接收不同格式的組件能正確處理所需的數(shù)據(jù)。圖1顯示一通訊系統(tǒng)的方塊圖包括有傳輸端12、有線電纜信道16，以及接收器14。其中，傳輸器12包括有MPEG編碼器102，一MPEG封裝組件106，以及一前向錯(cuò)誤更正(Forward Error correction code，F(xiàn)EC)編碼器104。接收器14包括有前向錯(cuò)誤更正譯碼器108、MPEG封包切割(delineation)組件112以及MPEG譯碼器110。MPEG-2編碼器102可產(chǎn)生MPEG-2傳輸封包。圖2a顯示MPEG-2傳輸封包的格式。一個(gè)MPEG-2傳輸封包的格式有188個(gè)字節(jié)(bytes)，其中第一個(gè)字節(jié)為同步化位(sync byte)，其它字節(jié)為有效數(shù)據(jù)(payload)區(qū)段。MPEG-2傳輸封包的同步化位固定為47hex(0100_0111)。
為了要完全利用到同步化位所能乘載的信息量，圖1中的MPEG編碼器102所產(chǎn)生的MPEG-2傳輸封包并不直接送至FEC編碼器104。圖1中的MPEG封裝組件106將MPEG-2傳輸封包加上同位總和檢查碼(parity checksum)，可增加重新切割封包的正確性。同位總和檢查碼是將187字節(jié)(即1496位)的有效數(shù)據(jù)送入一個(gè)總和檢查碼產(chǎn)生器。其中，總和檢查碼產(chǎn)生器可由一線性反饋位移緩存器(Linear feedback shift register，LFSR)根據(jù)一組合公式所組成，該組合公式為f(x)＝[1+X1497*b(x)]/g(x)(1)其中，g(x)＝1+X+X5+X6+X8， (2)且b(x)＝1+X+X3+X7。(3)在上述公式(1)、(2)及(3)中，所有的加法均為模2加法(modulo 2addition)。圖3顯示一線性反饋位移緩存器，可用以完成上述組合公式運(yùn)算。首先，先將MPEG-2傳輸封包中的有效數(shù)據(jù)共1469位逐一輸入至總和檢查碼產(chǎn)生器。當(dāng)1496位完全輸入至總和檢查碼產(chǎn)生器后，再輸入8位的“0”進(jìn)入總和檢查碼產(chǎn)生器。所得出的8位結(jié)果再送入公式(2)的濾波器中，可得到編碼后的總和檢查碼。此總和檢查碼會(huì)被再加上67hex以增加重新切割封包的正確率。最后，此8位長的數(shù)字由最大位(Most Significant bit，MSB)到最小位排列在1496位的有效數(shù)據(jù)后，當(dāng)作一修改過后的傳輸封包送入有線電視信道16。
此修改過后的傳輸封包結(jié)構(gòu)如圖2b所示，最后由接收器14接收。由于MPEG-2譯碼器110僅能接收MPEG-2傳輸封包的格式，故需要一個(gè)MPEG封包切割組件112將修改過后的傳輸封包還原為MPEG-2傳輸封包格式。由于傳輸端12及接收器14中的FEC編碼器104及FEC譯碼器108的存在，因此接收器14接收到的MPEG-2封包并不如傳輸時(shí)的連續(xù)比特流。圖4顯示一個(gè)接收比特流的范例。對MPEG封包切割組件112來說，接收到的比特流如圖4的上半部所示。其中每連續(xù)收到x位會(huì)數(shù)個(gè)位的傳輸時(shí)間，再繼續(xù)收到x位的數(shù)據(jù)。而MPEG封包切割組件112所需完成的工作即為輸出一比特流如圖4下半部所示。在偵測到修改過后的MPEG封包邊界后，將接收到的比特流以一個(gè)MPEG封包為單位輸出至MPEG譯碼器110。由于每一修改過后的MPEG的封包最后一位皆為總和檢查碼，因此，修改過后的MPEG封包邊界可根據(jù)總和檢查碼的位置決定。
同位檢查矩陣可用以找出有效的總和檢查碼在比特流的位置。圖10顯示一接收向量R乘上同位檢查矩陣P可以獲得一S向量。其中，接受向量R的大小為1×1504，恰為一個(gè)MPEG-2傳輸封包的位數(shù)。同位檢查矩陣P的大小為1504×8，因此，S向量的大小為1×8。同位檢查矩陣P的每一欄中皆包含有一個(gè)C向量，C向量的大小為1497×1。同位檢查矩陣P中非C向量的元素(element)皆為0，圖12顯示C向量在同位檢查矩陣P的排列。C向量的數(shù)值如圖11所示。由于同位檢查矩陣P的排列經(jīng)過特別設(shè)計(jì)，因此輸入一修改過后的MPEG-2傳輸封包進(jìn)入同位檢查矩陣P后，可得到一合法的8位總和檢查碼47Hex。
除了用同位檢查矩陣找出總和檢查碼位置外，亦可將一修改過后的MPEG-2傳輸封包乘上一多項(xiàng)式f(x)，其中f(x)的定義如公式(1)、(2)及(3)。圖13顯示一特征產(chǎn)生器(syndrome generate)可用以將一輸入比特流乘上一多項(xiàng)式f(x)。
圖5顯示一傳統(tǒng)的MPEG封包切割112架構(gòu)。延遲線44中的存儲(chǔ)器為儲(chǔ)存即將要輸出的數(shù)據(jù)，線性反饋位移緩存器42內(nèi)的延遲線儲(chǔ)存封包切割過程中產(chǎn)生的中間處理結(jié)果(intermediate results)。因此，一般來說，傳統(tǒng)的MPEG封包切割組件112需要兩組存儲(chǔ)器。每一條延遲線的大小都為1497位，也因而增加了MPEG封包切割組件所需的成本。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提出可大幅減少M(fèi)PEG封包切割所需的存儲(chǔ)器數(shù)目的架構(gòu)及系統(tǒng)。
依據(jù)本發(fā)明實(shí)施例的重新封裝封包的系統(tǒng)包括有一除法單元、一第一電性延遲線、一第二電性延遲線、一第一乘法單元、一第二乘法單元、一加法器及一相關(guān)器。一旦封包界線可區(qū)隔出來，則代表該封包可依據(jù)封包界線重新封裝。一輸入比特流由除法單元接收，除法單元將輸入比特流除以一第一多項(xiàng)式g(x)以獲得一第二比特流。第一電性延遲線耦接至除法單元以將第二比特流延遲一第一延遲量以輸出一第三比特流。第二電性延遲線耦接至上述第一電性延遲線。第二電性延遲線用以將上述第三比特流延遲一第二延遲量以輸出一第四比特流。第一乘法單元與上述第一電性延遲線耦接，將上述第三比特流乘上一第二多項(xiàng)式b(x)以輸出一第五比特流。加法器與上述除法單元及第一乘法單元耦接，以將第二比特流加上第五比特流獲得一第六比特流。相關(guān)器與上述加法器耦接，用以檢查第六比特流與一預(yù)設(shè)的字節(jié)的關(guān)聯(lián)性。當(dāng)?shù)诹止?jié)與上述預(yù)設(shè)的字節(jié)完全相同時(shí)，相關(guān)器輸出一同步信號。其中上述同步信號輸出時(shí)，即代表已偵測出封包界線的位置。第二乘法單元與第二電性延遲線耦接，使第四比特流乘上第一多項(xiàng)式g(x)以產(chǎn)生一延遲后的第一比特流。延遲后的第一比特流即為一重新封裝的MEPG-2傳輸封包。
依據(jù)本發(fā)明另一實(shí)施例的重新封裝封包的系統(tǒng)，包括有一輸入端、除法單元、存儲(chǔ)元件、兩個(gè)乘法器、加法器以及相關(guān)器。存儲(chǔ)元件又包括有一串行/并列轉(zhuǎn)換器(serial-to-parallel converter)、存儲(chǔ)陣列以及兩并列/串行轉(zhuǎn)換器(parallel-to-serial converter)。輸入端接收包括有一有效數(shù)據(jù)區(qū)段及/或一總合檢查碼的輸入比特流。除法單元與輸入端耦接，用以將上述輸入比特流除上一第一多項(xiàng)式g(x)并輸出一第二比特流。序列/串行轉(zhuǎn)換器耦接至除法單元，用以將第二比特流轉(zhuǎn)成一第一符元流，其中第一符元流的每一符元具有N位，且N為一整數(shù)。存儲(chǔ)陣列耦接至序列/并列轉(zhuǎn)換器，以儲(chǔ)存第一符元流，并產(chǎn)生一第二符元流及一第三符元流。其中，第二及第三符元流可視為延遲過的第一符元流。第一并列/序列轉(zhuǎn)換器耦接至存儲(chǔ)陣列，用以將第二符元流轉(zhuǎn)換為第三比特流。第二并列/序列轉(zhuǎn)換器亦耦接至存儲(chǔ)陣列，以轉(zhuǎn)換第二符元流為一第四比特流。第一乘法單元與第一并列/序列轉(zhuǎn)換器耦接，用以將一三比特流乘上一第二多項(xiàng)式b(x)，并輸出一第五比特流。加法器與除法單元及第一乘法單元耦接，將第二比特流加上第五比特流以獲得一第六比特流。相關(guān)器與加法器耦接，用以計(jì)算第六比特流與一預(yù)設(shè)的字節(jié)的相關(guān)性，并輸出一同步信號。第二乘法單元與第二并列/序列轉(zhuǎn)換器耦接，以將第四比特流乘上第一多項(xiàng)式g(x)以獲得一延遲后的第一比特流。
于本發(fā)明另一實(shí)施例中并揭露一區(qū)隔出封包界線的方法。此方法包括于接收一第一比特流，并將上述第一比特流除以一第一多項(xiàng)式g(x)以獲得一第二比特流。將第二比特流延遲一第一延遲量以獲得一第三比特流。第三比特流于步驟乘上一第二多項(xiàng)式b(x)以獲得一第四比特流。將第二比特流加上第四比特流以獲得一第五比特流。第五比特流與一預(yù)設(shè)的字節(jié)作關(guān)聯(lián)性比對，以輸出一同步信號。其中上述同步信號即代表封包界線的位置。第六比特流乘上第一多項(xiàng)式g(x)以形成一延遲過后的第一比特流。


圖1顯示一通訊系統(tǒng)的方塊圖；圖2a顯示MPEG-2傳輸封包的格式；圖2b顯示一修改過后的傳輸封包結(jié)構(gòu)；圖3顯示一線性反饋位移緩存器；圖4顯示一個(gè)接收比特流的范例；圖5顯示一傳統(tǒng)的MPEG封包切割；圖6顯示根據(jù)本發(fā)明一實(shí)施例的同步化MPEG-2傳輸封包系統(tǒng)；圖7a顯示區(qū)隔出封包界線(boundary)的系統(tǒng)方塊圖；圖7b顯示根據(jù)本發(fā)明另一實(shí)施例的區(qū)隔出封包界線的系統(tǒng)方塊圖；圖7c更進(jìn)一步揭露圖7b中的區(qū)隔出封包界線的系統(tǒng)方塊圖；圖8a顯示根據(jù)本發(fā)明另一實(shí)施例的區(qū)隔出封包界線的系統(tǒng)方塊圖；
圖8b更進(jìn)一步揭露圖7a中的區(qū)隔出封包界線的系統(tǒng)方塊圖；圖9顯示根據(jù)本發(fā)明一實(shí)施例的區(qū)隔出封包界線的方法流程圖；圖10顯示一接收向量、同位檢查矩陣、及一S向量的數(shù)學(xué)關(guān)系；圖11顯示C向量的數(shù)值；圖12顯示C向量在同位檢查矩陣P的排列；及圖13顯示一特征產(chǎn)生器的架構(gòu)。
符號說明12～傳輸端；14～接收器；16～有線電纜信道； 102～MPEG編碼器；104～前向錯(cuò)誤更正編碼器；106～MPEG封裝組件； 108～前向錯(cuò)誤更正譯碼器；110～MPEG譯碼器； 112～MPEG封包切割組件；42～線性反饋位移緩存器；44～延遲線；602～同步字節(jié)偵測器；604～封包數(shù)據(jù)復(fù)原單元；606～先進(jìn)先出緩沖器； 608～輸出接口；610～可變長度延遲線； 612～封包同步器；614～控制器； 702a、702b、702c～除法單元；704a、704b～第一電性延遲線；706a、706b、706c～第二電性延遲線；708a、708b、708c～第二乘法單元；710a、710b、710c～第一乘法單元；712a、712b、712c～加法器；714a、714b、714c～相關(guān)器；828～存儲(chǔ)元件； 802～輸入端；804～除法單元； 812、820～乘法器；
814～加法器；816～相關(guān)器；806～串行/并列轉(zhuǎn)換器； 808～存儲(chǔ)陣列；810、818～并列/串行轉(zhuǎn)換器；830～延遲單元。
具體實(shí)施例方式
為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉一較佳實(shí)施例，并配合所附圖式，作詳細(xì)說明如下。
圖6顯示根據(jù)本發(fā)明一實(shí)施例的同步化MPEG-2傳輸封包系統(tǒng)112。此系統(tǒng)112包括一同步字節(jié)偵測器602，一封包數(shù)據(jù)復(fù)原單元604，一先進(jìn)先出(first-infirst-out)緩沖器606，一輸出接口608，一可變長度延遲線610，一封包同步器612，以及一控制器614。上述可變長度延遲線610接收一數(shù)據(jù)流，其中上述數(shù)據(jù)流包括有一修改過后的MPEG-2傳輸封包。上述同步字節(jié)偵測器602可為一譯碼器，用以將可變長度延遲線610輸出的數(shù)據(jù)流譯碼并獲得一特征(syndrome)。上述先進(jìn)先出(first-in first-out)緩沖器606提供足夠的存儲(chǔ)器，保留輸入的數(shù)據(jù)流以便封包數(shù)據(jù)復(fù)原單元604將上述數(shù)據(jù)流復(fù)原。復(fù)原后的數(shù)據(jù)流為一MPEG-2傳輸封包。上述封包同步器612接收一同步信號，一有效的總合檢查碼，亦即一47hex字節(jié)，接著傳送一同步信息上述輸出接口608。上述控制器614控制上述方塊602-612之間的動(dòng)作。
圖7a顯示區(qū)隔出封包界線(boundary)的系統(tǒng)方塊圖。一旦封包界線可區(qū)隔出來，則代表該封包可依據(jù)封包界線重新封裝。一輸入比特流由除法單元702a接收，除法單元702a將輸入比特流除以一第一多項(xiàng)式g(x)＝(1+X+X5+X6+X8)以獲得一第二比特流。一第一電性延遲線704耦接至除法單元702a以將第二比特流延遲一第一延遲量以輸出一第三比特流。在本發(fā)明一實(shí)施例中，第一延遲量為N1位。在本發(fā)明其它較佳實(shí)施例中，第一延遲量為有效數(shù)據(jù)(payload)區(qū)段的長度，亦即1497位。一第二電性延遲線706a耦接至上述第一電性延遲線704a。第二電性延遲線706a用以將上述第三比特流延遲一第二延遲量(N2-2位)以輸出一第四比特流。其中，N2是總和檢查碼的位數(shù)量。在本發(fā)明其它較佳實(shí)施例中，總和檢查碼(checksum)區(qū)段的長度為8位。一第一乘法單元710a與上述第一電性延遲線704a耦接，將上述第三比特流乘上一第二多項(xiàng)式b(x)＝(1+X+X3+X7)以輸出一第五比特流。一加法器712a與上述除法單元702a及第一乘法單元710a耦接，以將第二比特流加上第五比特流獲得一第六比特流。一相關(guān)器714a與上述加法器712a耦接，用以檢查第六比特流與一預(yù)設(shè)的字節(jié)的關(guān)聯(lián)性。當(dāng)?shù)诹止?jié)與上述預(yù)設(shè)的字節(jié)完全相同時(shí)，相關(guān)器714a輸出一同步信號。其中上述同步信號輸出時(shí)，即代表已偵測出封包界線的位置。在本發(fā)明的一實(shí)施例中，預(yù)設(shè)的字節(jié)為有效(valid)的總合檢查碼47Hex。一第二乘法單元708a與第二電性延遲線706a耦接，使第四比特流乘上第一多項(xiàng)式g(x)以產(chǎn)生一延遲后的第一比特流。延遲后的第一比特流即為一合法的MEPG-2傳輸封包。
圖7b顯示根據(jù)本發(fā)明另一實(shí)施例的區(qū)隔出封包界線的系統(tǒng)方塊圖。其中，圖7b中的方塊702b-714b的功能與圖7a中的702a-714a的功能大致相同，只有方塊706b-708b的連結(jié)方式與圖7a略有差異。由于乘法與延遲的動(dòng)作為線性動(dòng)作(linear operations)，故方塊706與方塊708的順序可互換而不影響輸出結(jié)果。
圖7c更進(jìn)一步揭露圖7b中的區(qū)隔出封包界線的系統(tǒng)方塊圖。除法單元702c可將一比特流除以一第一多項(xiàng)式g(x)，其中g(shù)(x)＝(1+X+X5+X6+X8)。第一乘法單元710c可將一比特流乘上一第二多項(xiàng)式b(x)，其中b(x)＝(1+X+X3+X7)。一第二乘法單元708c可將一比特流乘上上述第一多項(xiàng)式g(x)。一相關(guān)器714c包括有8級(8taps)的電性延遲線及一比較器，當(dāng)相關(guān)器714c的八級電性延遲線內(nèi)的數(shù)據(jù)等同于預(yù)設(shè)的字節(jié)時(shí)，相關(guān)器714c即輸出一同步信號。在此，相關(guān)領(lǐng)域具有通常技藝者應(yīng)可推論圖7c中的方塊708c與706c可互換位置而不影響輸出的結(jié)果。
圖8a顯示根據(jù)本發(fā)明另一實(shí)施例的區(qū)隔出封包界線的系統(tǒng)方塊圖。在本實(shí)施例中，圖7a中的第一及第二電性延遲線704a及706a改為一存儲(chǔ)元件828。此區(qū)隔出封包界線的的系統(tǒng)62包括有一輸入端802、除法單元804、存儲(chǔ)元件828、兩個(gè)乘法器820及810、加法器814以及相關(guān)器816。存儲(chǔ)元件828又包括有一串行/并列轉(zhuǎn)換器(serial-to-parallel converter)806、存儲(chǔ)陣列808以及兩并列/串行轉(zhuǎn)換器(parallel-to-serial converter)818、810。輸入端802接收包括有一有效數(shù)據(jù)區(qū)段及/或一總合檢查碼的輸入比特流，其中上述有效數(shù)據(jù)區(qū)段及總合檢查碼是來自一修改過后的MPEG-2傳輸封包。除法單元804與輸入端802耦接，用以將上述輸入比特流除上一第一多項(xiàng)式g(x)并輸出一第二比特流。序列/串行轉(zhuǎn)換器806耦接至除法單元804，用以將第二比特流轉(zhuǎn)成一第一符元流，其中第一符元流的每一符元具有N位，且N為一整數(shù)。存儲(chǔ)陣列808耦接至序列/并列轉(zhuǎn)換器806，以儲(chǔ)存第一符元流，并產(chǎn)生一第二符元流及一第三符元流。其中，第二及第三符元流可視為延遲過的第一符元流。第一并列/序列轉(zhuǎn)換器818耦接至存儲(chǔ)陣列808，用以將第二符元流轉(zhuǎn)換為第三比特流。第二并列/序列轉(zhuǎn)換器810亦耦接至存儲(chǔ)陣列808，以轉(zhuǎn)換第二符元流為一第四比特流。第一乘法單元820與第一并列/序列轉(zhuǎn)換器818耦接，用以將一三比特流乘上一第二多項(xiàng)式b(x)，并輸出一第五比特流。加法器814與除法單元804及第一乘法820元耦接，將第二比特流加上第五比特流以獲得一第六比特流。相關(guān)器816與加法器814耦接，用以計(jì)算第六比特流與一預(yù)設(shè)的字節(jié)的相關(guān)性，并輸出一同步信號。第二乘法單元與第二并列/序列轉(zhuǎn)換器810耦接，以將第四比特流乘上第一多項(xiàng)式g(x)以獲得一延遲后的第一比特流。在本發(fā)明的一實(shí)施例中，存儲(chǔ)元件828為一單埠(single-port)存儲(chǔ)器。因此，一電性延遲線822可耦接于輸入端802，以錯(cuò)開讀取(read)及寫(write)數(shù)據(jù)進(jìn)入存儲(chǔ)元件828的時(shí)間。在本發(fā)明的其它實(shí)施例中，存儲(chǔ)元件828為一雙埠(dual-port)存儲(chǔ)器。
圖8b更進(jìn)一步揭露圖7a中的區(qū)隔出封包界線的系統(tǒng)方塊圖。在本實(shí)施例中，圖7a中的第一電性延遲線704a改為一存儲(chǔ)元件828，而第二電性延遲線706a改為由多個(gè)延遲單元830組成，其中延遲單元可為D型正反器(D-typefi1p-flop)。另外，延遲單元830與第二乘法單元812的順序可互換而不影響輸出結(jié)果。
圖9顯示根據(jù)本發(fā)明一實(shí)施例的區(qū)隔出封包界線的方法900流程圖。此方法900的步驟包括于步驟S901中接收一第一比特流，并將上述第一比特流除以一第一多項(xiàng)式g(x)以獲得一第二比特流。于步驟S902中將第二比特流延遲一第一延遲量以獲得一第三比特流。在本發(fā)明一實(shí)施例中，第一延遲量為N1位。在本發(fā)明其它較佳實(shí)施例中，第一延遲量為有效數(shù)據(jù)(payload)區(qū)段的長度，亦即1497位。第三比特流于步驟S903中乘上一第二多項(xiàng)式b(x)以獲得一第四比特流。在步驟S904中，將第二比特流加上第四比特流以獲得一第五比特流。在步驟S905中，第五比特流與一預(yù)設(shè)的字節(jié)作關(guān)聯(lián)性比對，以輸出一同步信號。其中上述同步信號即代表封包界線的位置。在本發(fā)明的一實(shí)施例中，預(yù)設(shè)的字節(jié)為有效(valid)的總合檢查碼47Hex。在步驟S906中，將第三比特流延遲一第二延遲量(N2-2位)以獲得一第六比特流。在本發(fā)明的一實(shí)施例中，N2是總和檢查碼的位數(shù)目。在步驟S907中，第六比特流乘上第一多項(xiàng)式g(x)以形成一延遲過后的第一比特流。同樣地，由于延遲與乘法乃線性運(yùn)算，故步驟S906與S907可互相交換順序而不影響輸出結(jié)果。
在方法900的步驟中利用計(jì)算總合檢查碼的過程中所產(chǎn)生的中間結(jié)果(第三比特流)來回復(fù)接收到的MPEG-2傳輸封包。相較于傳統(tǒng)的回復(fù)接收到的MPEG-2傳輸封包的做法，方法900所需要用的存儲(chǔ)器數(shù)量大幅減少，也因此可降低生產(chǎn)此系統(tǒng)所需的成本。
本發(fā)明雖以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域中具有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可做少許的更動(dòng)與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視申請專利范圍所界定者為準(zhǔn)。
權(quán)利要求
1.一種重新切割封包的方法，包括將一第一比特流除以一第一多項(xiàng)式以獲得一第二比特流；將上述第二比特流延遲一第一延遲量以獲得一第三比特流；將上述第三比特流乘以一第二多項(xiàng)式以獲得到一第四比特流；將上述第二比特流加上上述第四比特流以獲得一第五比特流；將上述第五比特流與一預(yù)定的字節(jié)作相關(guān)運(yùn)算以輸出一同步信號；將上述第三比特流延遲一第二延遲量以獲得一第六比特流；以及將上述第六比特流乘以上述第一多項(xiàng)式以獲得一延遲過后的第一比特流，其中上述同步信號代表上述延遲后的第一比特流中的上述封包界線，且延遲后的第一比特流為一重新切割的MEPG-2傳輸封包。
2.如權(quán)利要求1所述的重新切割封包的方法，其中上述第一多項(xiàng)式為(1+X+X5+X6+X8)。
3.如權(quán)利要求1所述的重新切割封包的方法，其中上述第二多項(xiàng)式為(1+X+X3+X7)。
4.如權(quán)利要求1所述的重新切割封包的方法，其中上述封包包括一有效數(shù)據(jù)區(qū)段及一總和檢查碼區(qū)段，上述有效數(shù)據(jù)區(qū)段具有N1位，上述總和檢查碼區(qū)段具有N2位，上述第一延遲量為(N1+1)位1且上述第二延遲量為(N2-2)位。
5.如權(quán)利要求4所述的重新切割封包的方法，其中上述N1為1496且上述N2為8。
6.如權(quán)利要求1所述的重新切割封包的方法，其中上述預(yù)定的字節(jié)為47HEX。
7.如權(quán)利要求1所述的重新切割封包的方法，其中上述封包為一MPEG-2傳輸封包。
8.一種重新切割封包的方法，包括將一第一比特流除以一第一多項(xiàng)式以獲得一第二比特流；將上述第二比特流延遲一第一延遲量以獲得一第三比特流；將上述第三比特流乘以一第二多項(xiàng)式以獲得到一第四比特流；將上述第二比特流加上上述第四比特流以獲得一第五比特流；將上述第五比特流與一預(yù)定的字節(jié)作相關(guān)運(yùn)算以輸出一同步信號；將上述第三比特流乘以上述第一多項(xiàng)式用以獲得一第六比特流；以及將上述第六比特流延遲上述一第二延遲量以獲得一延遲后的第一比特流，其中上述同步信號代表上述延遲后的第一比特流中的上述封包界線，且延遲后的第一比特流為一重新切割的MEPG-2傳輸封包。
9.如權(quán)利要求8所述的重新切割封包的方法，其中上述第一多項(xiàng)式為(1+X+X5+X6+X8)。
10.如權(quán)利要求1所述的重新切割封包的方法，其中上述第二多項(xiàng)式為(1+X+X3+X7)。
11.如權(quán)利要求8所述的重新切割封包的方法，其中上述封包包括一有效數(shù)據(jù)區(qū)段及一總和檢查碼區(qū)段，上述有效數(shù)據(jù)區(qū)段具有N1位，上總和檢查碼區(qū)段具有N2位，上述第一延遲量(N1+1)位，且上述第二延遲量為(N2-2)位。
12.如權(quán)利要求11所述的重新切割封包的方法，其中上述N1為1496且上述N2為8。
13.如權(quán)利要求8所述的重新切割封包的方法，其中上述預(yù)定的字節(jié)為47HEX。
14.如權(quán)利要求8所述的重新切割封包的方法，其中上述封包為一MPEG-2傳輸封包。
15.一種重新切割封包的系統(tǒng)，包括一除法單元用以將一第一比特流除以一第一多項(xiàng)式以獲得一第二比特流；一第一延遲線耦接上述除法器，用以將上述第二比特流延遲一第一延遲量以獲得一第三比特流；一第一乘法單元耦接上述第一延遲線，用以將上述第三比特流乘以一第二多項(xiàng)式以獲得一第五比特流；一加法器耦接上述除法器及上述第一乘法單元，用以將將上述第二比特流加上上述第五比特流以獲得一第六比特流；一相關(guān)器耦接上述加法器，用以將上述第六比特流與一預(yù)定的字節(jié)作相關(guān)運(yùn)算以輸出一同步信號；以及一處理單元耦接上述第一延遲線，用以處理上述第三比特流以獲得一延遲后的第一比特流，其中上述第一同步信號代表上述延遲后的第一比特流中的上述封包界線。
16.如權(quán)利要求15所述的重新切割封包的系統(tǒng)，其中上述處理單元包括一第二延遲線耦接上述第一延遲線，用以將上述第三比特流延遲一第二延遲量以獲得一第四比特流；以及一第二乘法器耦接上述第二延遲線，用以將上述第四比特流乘以上述第一多項(xiàng)式以獲得上述延遲后的第一延遲比特流。
17.如權(quán)利要求15所述的重新切割封包的系統(tǒng)，其中上述處理單元包括一第二乘法器耦接上述第一延遲線，用以將上述第三比特流乘以上述第一多項(xiàng)式以獲得一第四比特流；以及一第二延遲線耦接上述第二乘法器，用以將上述第四比特流延遲一第二延遲量以獲得一上述延遲后的第一延遲比特流。
18.如權(quán)利要求16所述的重新切割封包的系統(tǒng)，其中上述第一延遲線及上述第二延遲線為一存儲(chǔ)器組件。
19.如權(quán)利要求18所述的重新切割封包的系統(tǒng)，還包括一延遲線用以接收及延遲上述第一比特流，并輸出上述一延遲后的第一比特流至上述除法單元。
20.如權(quán)利要求16所述的重新切割封包的系統(tǒng)，其中上述第一延遲線為一存儲(chǔ)器組件，且上述第二延遲線為多個(gè)延遲單元。
21.如權(quán)利要求17所述的重新切割封包的系統(tǒng)，其中上述第一延遲線為一存儲(chǔ)器組件，且上述第二延遲線為多個(gè)延遲單元。
22.如權(quán)利要求15所述的重新切割封包的系統(tǒng)，其中上述第一多項(xiàng)式為(1+X+X5+X6+X8)。
23.如權(quán)利要求15所述的重新切割封包的系統(tǒng)，其中上述第二多項(xiàng)式為(1+X+X3+X7)。
24.如權(quán)利要求15所述的重新切割封包的系統(tǒng)，其中上述封包包括一有效數(shù)據(jù)區(qū)段及一總和檢查碼區(qū)段，上述有效數(shù)據(jù)區(qū)段具有N1位，上述總和檢查碼區(qū)段具有N2位，上述第一延遲量(N1+1)位，且上述第二延遲量為(N2-2)位。
25.如權(quán)利要求24所述的重新切割封包的系統(tǒng)，其中上述N1為1496且上述N2為8。
26.如權(quán)利要求15所述的重新切割封包的系統(tǒng)，其中上述預(yù)定的字節(jié)為47HEX。
27.如權(quán)利要求15所述的重新切割封包的系統(tǒng)，其中上述封包為一MPEG-2傳輸封包。
全文摘要
本發(fā)明提出重新切割封包的方法，此方法包括于接收第一比特流，并將第一比特流除以第一多項(xiàng)式g(x)以獲得第二比特流；將第二比特流延遲第一延遲量以獲得第三比特流；第三比特流于步驟乘上第二多項(xiàng)式b(x)以獲得第四比特流；將第三比特流延遲第二延遲量以獲得第六比特流；將第二比特流加上第四比特流以獲得第五比特流；第六比特流乘上第一多項(xiàng)式g(x)以形成延遲過后的第一比特流；其中上述延遲后的第一比特流為重新切割后的封包。
文檔編號H04L12/56GK101026554SQ20061013925
公開日2007年8月29日 申請日期2006年9月20日 優(yōu)先權(quán)日2006年2月21日
發(fā)明者陳奕甫, 邱榮梁 申請人:聯(lián)發(fā)科技股份有限公司