專利名稱：一種atca體系中的配置和測(cè)試方法及系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及ATCA (Advanced Telecommunication Computing Architecture 高性能通訊計(jì)算架構(gòu))領(lǐng)域，尤其涉及一種ATCA體系中的配置和測(cè)試方法及 系統(tǒng)。
背景技術(shù)：
隨著市場(chǎng)對(duì)無(wú)線與有線服務(wù)的需求持續(xù)成長(zhǎng)，電信產(chǎn)業(yè)認(rèn)識(shí)到需要跳脫專 利型或部份開放型架構(gòu)的桎梏，以便獲得更多的選擇空間。因此PICMG (PCI Industrial Computer Manufacturers Group PCI工業(yè)計(jì)算禾幾制造組織)提出 了ATCA的開放式硬件平臺(tái)的相關(guān)規(guī)范，稱為PICMG 3.X規(guī)范，針對(duì)新一代網(wǎng) 絡(luò)元素提供充裕的擴(kuò)充性與空間，支持多種交換協(xié)議與接口，提供一套機(jī)箱層 級(jí)的管理機(jī)制，采納業(yè)界標(biāo)準(zhǔn)的IPMI (Intelligent Platform Management Interface智能型平臺(tái)管理接口)，能運(yùn)用智能型平臺(tái)將管理總線建置成放射 狀或總線型拓?fù)洹?br> 在ATCA架構(gòu)的系統(tǒng)中，每個(gè)機(jī)框配備兩塊C醒(Chassis Management Module機(jī)框管理模塊)，互為主備，如圖1所示，每個(gè)C麗可單獨(dú)管理機(jī)框內(nèi) 的所有單板，同時(shí)每個(gè)單板中都需要實(shí)現(xiàn)IPMC (Intelligent Platform Management Controller智能平臺(tái)管理控制器)的功能，IPMC主要完成ATCA 單板或其他機(jī)框組件上各種關(guān)鍵硬件資源的監(jiān)視、控制及管理，包括單板或模 塊的有效凈荷部分狀態(tài)檢測(cè)、單板溫度及電壓檢測(cè)、熱插拔管理、FRU信息獲 取、告警管理、電源管理、復(fù)位狀態(tài)、傳感器及事件管理、日志管理、E-Keying (電子開關(guān))管理等，同時(shí)要要完成對(duì)AMC (Advanced Mezzanine Card高級(jí) 夾層子卡)硬件地址、溫度、電壓、復(fù)位、熱插拔和告警指示燈的管理及事件 紀(jì)錄，通過(guò)雙冗余的IPMB (Intelligent Platform Management Bus智能平 臺(tái)管理總線)與C麗通信，把各種事件及信息上報(bào)給C固并接受C薩的管理和 控制。
AMC基于PCIMG所提出的PICMG AMC. 0 Rx規(guī)范在醒C (Module Management Controller模塊管理控制器)的管理下具有熱插拔、告警指示、電壓/溫度監(jiān) 控、有效凈荷狀態(tài)監(jiān)控、上/下電控制、地址識(shí)別、FRU信息讀取功能，薩C 與IPMC之間通過(guò)IPMB-L總線相連進(jìn)行通訊。
隨著ATCA架構(gòu)在電信行業(yè)占有率的增加，單板的邏輯及軟件版本的更新 必然更加頻繁，同時(shí)大規(guī)模集成電路越來(lái)越多的內(nèi)嵌了支持IEEE1149. 1協(xié)議 的JTAG技術(shù)以便支持其測(cè)試及維護(hù)，借助于JTAG技術(shù)，越來(lái)越多的芯片能夠 支持ISP(In System Programe在系統(tǒng)可編程)及ICT(In Circuit Test電路 在線測(cè)試)技術(shù)，這種編程及維護(hù)方式正逐漸成為設(shè)計(jì)的主流。
目前的JTAG技術(shù)都是基于IEEE1149. 1標(biāo)準(zhǔn)，其在單板中的應(yīng)用基本上基 于圖2及圖3的方式。如圖2所示，對(duì)所有JTAG器件均獨(dú)立使用一個(gè)JTAG 插座，這種使用情況較多，實(shí)現(xiàn)簡(jiǎn)單，但是增加板上插座數(shù)量，同時(shí)增加了成 本和布局面積，并造成現(xiàn)場(chǎng)維護(hù)困難；圖3的連接方式為JTAG菊花鏈的改進(jìn) 型，將板上所有JTAG器件串接成同一條菊花鏈，如果電平不同，還需要做電 平轉(zhuǎn)換，這種方式可以減少插座使用數(shù)量，但是菊花鏈的延長(zhǎng)使得該鏈的TCK 最大頻率受該鏈中最低TCK頻率器件的限制，同時(shí)導(dǎo)致整條鏈上BSC (Boundary Scan Cell邊界掃描單元)的增加，嚴(yán)重降低JTAG掃描的速度，并且對(duì)于不同 電平的JTAG還需要額外增加電平轉(zhuǎn)換器件。
SJTAG (System-level Joint Test Action Group系統(tǒng)級(jí)聯(lián)合測(cè)i式，亍動(dòng)組 織)技術(shù)在基于已廢棄的IEEE1149.5協(xié)議的基礎(chǔ)上，SJTAG小組開始正式發(fā) 展系統(tǒng)級(jí)邊界掃描標(biāo)準(zhǔn)，專注于系統(tǒng)層面的測(cè)試和配置，SJTAG是以背板互聯(lián) 為依托的一種多板甚至多框測(cè)試配置方案。
在一個(gè)獨(dú)立的機(jī)框中各單板中JTAG設(shè)備的邊界掃描以及更新可以由單板 獨(dú)立完成以實(shí)現(xiàn)自更新/自測(cè)試，或使用其他控制板通過(guò)某種類型總線傳送到 該單板進(jìn)行從而實(shí)現(xiàn)遠(yuǎn)程更新/遠(yuǎn)程測(cè)試，如圖4所示。根據(jù)ATCA的規(guī)范，管 理板與單板之間的通訊為IPMB， IPMB即為IIC總線，IIC總線的全速為 400Kbit/s，在進(jìn)行大量測(cè)試以及更新數(shù)據(jù)傳送時(shí)，該總線速率成為瓶頸。此 為JTAG技術(shù)技術(shù)在ATCA中應(yīng)用的第一不利因素
此外，如圖4所示的通訊方式要求位于單板上的本地控制器，BMC (Baseboard Management Controller基板管理控制器)或者IPMC，處于工 作狀態(tài)，如果本地控制器沒(méi)有處于工作狀態(tài)，例如在工廠生產(chǎn)測(cè)試情況下或者
本地控制器由于某種原因處于故障狀態(tài)，將無(wú)法進(jìn)行JTAG測(cè)試流程。此為JTAG 技術(shù)在ATCA中應(yīng)用的第二個(gè)不利因素。
另外，基于P工CMG R3.0標(biāo)準(zhǔn)衍生發(fā)展的PICMG AMC.O Rx標(biāo)準(zhǔn)，使得AMC 子卡的應(yīng)用逐漸增多，AMC子卡的設(shè)計(jì)也越來(lái)越復(fù)雜多樣，使用的JTAG設(shè)備 也越來(lái)越多，而AMC標(biāo)準(zhǔn)僅提供一套JTAG接口 ，如果僅僅將AMC上所有JTAG 如圖3串成一條菊花鏈，隨著器件的增加，菊花鏈中的BSC必然越來(lái)越多從而 影響測(cè)試速度。這是JTAG技術(shù)在ATCA中應(yīng)用的第三個(gè)不利因素。
現(xiàn)有的專利文獻(xiàn)包括專利申請(qǐng)?zhí)枮?00610063507. 7的中國(guó)專利申請(qǐng)"一 種ATCA中JTAG器件遠(yuǎn)程維護(hù)的方法及系統(tǒng)"的缺點(diǎn)為升級(jí)方式主要采用 IPMB,傳輸速度理論最高只能到400kbit/s，有效下載速度會(huì)更慢，嚴(yán)重影響 升級(jí)速度；依賴BMC作為單板下載數(shù)據(jù)的執(zhí)行器，BMC為單板JTAG下載的核 心器件，如果BMC故障，整板無(wú)法完成在線下載，存在風(fēng)險(xiǎn)；由于基于BMC 設(shè)計(jì)，難以做到系統(tǒng)級(jí)的JTAG測(cè)試，使JTAG技術(shù)失去了其原本的作用。
另外，專利申請(qǐng)?zhí)枮?00710143086.3的中國(guó)專利申請(qǐng)"基于高性能計(jì)算 通訊架構(gòu)的邊界掃描系統(tǒng)及方法"其缺點(diǎn)為無(wú)法對(duì)ATCA架構(gòu)中的C麗板進(jìn) 行主備互升；AMC子卡JTAG設(shè)計(jì)不夠靈活，對(duì)JTAG的使用規(guī)劃不明，有可能 導(dǎo)致測(cè)試復(fù)雜度增加；無(wú)法獲得單板信息；未對(duì)C薩在升級(jí)及測(cè)試中的作用進(jìn) 行規(guī)劃，對(duì)C薩備板測(cè)試可能覆蓋不全；測(cè)試種類單一。

發(fā)明內(nèi)容
為解決上述問(wèn)題，本發(fā)明公開了一種ATCA體系中的配置和測(cè)試方法及系 統(tǒng)，其目的在于提升ATCA測(cè)試和配置速度，可進(jìn)行管理板測(cè)試和配置，測(cè)試 時(shí)不需要被測(cè)單板本地控制器處于工作狀態(tài)，可對(duì)全框進(jìn)行現(xiàn)場(chǎng)測(cè)試和配置。
本發(fā)明公開了一種高性能通訊計(jì)算架構(gòu)體系中的配置和測(cè)試系統(tǒng)，包括
JTAG橋片，位于被測(cè)試單板上，用于在測(cè)試控制單元的控制下選通所述 JTAG橋片連接的JTAG器件、JTAG鏈、JTAG橋片和/或JTAG驅(qū)動(dòng)；
測(cè)試控制單元，用于獲得用于進(jìn)行測(cè)試或配置的測(cè)試向量，并控制JTAG 橋片選通所述JTAG橋片連接的JTAG器件、JTAG鏈、JTAG橋片和/或JTAG驅(qū) 動(dòng)，從而連通到指定的JTAG器件和/或JTAG鏈，向所述指定的JTAG器件和/
或jtag鏈發(fā)送所述測(cè)試向量以進(jìn)行測(cè)試或配置。
所述測(cè)試控制單元為兩個(gè)機(jī)框管理模塊之一，所述機(jī)框管理模塊包括測(cè)試 控制器，所述測(cè)試控制器具有所述測(cè)試控制單元的功能，所述兩個(gè)機(jī)框管理模 塊通過(guò)主備競(jìng)爭(zhēng)確定其一為主用機(jī)框管理模塊，另一個(gè)為備用機(jī)框管理模塊， 所述主用機(jī)框管理模塊為所述測(cè)試控制單元，所述備用機(jī)框管理模塊為所述被 測(cè)試單板。
所述系統(tǒng)還包括另一個(gè)jtag橋片，所述另一個(gè)jtag橋片位于高級(jí)夾層子 卡上，所述高級(jí)夾層子卡位于被測(cè)試單板上，通過(guò)位于所述高級(jí)夾層子卡上的 jtag橋片同位于被測(cè)試單板上的jtag橋片連接，所述高級(jí)夾層子卡包括jtag 器件和/或jtag鏈，所述jtag器件和/或jtag鏈同位于所述高級(jí)夾層子卡上 的jtag橋片連接；
位于被測(cè)試單板上的jtag橋片進(jìn)一步用于在所述測(cè)試控制單元控制下選 通所述位于高級(jí)夾層子卡上的jtag橋片；
位于高級(jí)夾層子卡上的jtag橋片用于在所述測(cè)試控制單元控制下選通戶;f
述高級(jí)夾層子卡上的jtag橋片連接的位于所述高級(jí)夾層子卡上的jtag器件和 /或jtag鏈。
所述系統(tǒng)還包括存儲(chǔ)模塊，所述存儲(chǔ)模塊為jtag器件，位于所述被測(cè)試 單板上，同位于被測(cè)試單板的jtag橋片連接或位于同該jtag橋片連接的jtag 鏈中，用于存儲(chǔ)所述被測(cè)試單板的信息；
所述測(cè)試控制單元，還用于掃描位于所述被測(cè)試單板上的存儲(chǔ)模塊以獲得 所述被測(cè)試單板的信息；和/或，
所述系統(tǒng)還包括另一個(gè)存儲(chǔ)模塊，該存儲(chǔ)模塊為jtag器件，位于所述高 級(jí)夾層子卡上，同位于高級(jí)夾層子卡的jtag橋片連接或位于同該jtag橋片連 接的jtag鏈中，用于存儲(chǔ)所述高級(jí)夾層子卡的信息；
所述測(cè)試控制單元，還用于掃描位于所述高級(jí)夾層子卡上的存儲(chǔ)模塊以獲 得所述高級(jí)夾層子卡的信息。
本發(fā)明還公開了一種高性能通訊計(jì)算架構(gòu)體系中的配置和測(cè)試方法，包括 如下步驟，
步驟1，測(cè)試控制單元獲得用于進(jìn)行測(cè)試或配置的測(cè)試向量；
步驟2，所述測(cè)試控制單元控制jtag橋片選通所述jtag橋片連接的jtag
器件、JTAG鏈、JTAG橋片和/或JTAG驅(qū)動(dòng)，從而連通到指定的JTAG器件和/ 或JTAG鏈，向所述指定的JTAG器件和/或JTAG鏈發(fā)送所述測(cè)試向量以進(jìn)行測(cè) 試或配置。
所述步驟2前還包括
步驟61，兩個(gè)機(jī)框管理模塊通過(guò)主備競(jìng)爭(zhēng)確定其一為主用機(jī)框管理模塊，
另一個(gè)為備用機(jī)框管理模塊，所述主用機(jī)框管理模塊確定其自身為所述測(cè)試控 制單元，所述備用機(jī)框管理模塊確定其自身為被測(cè)試單板。
所述步驟1進(jìn)一步包括，所述主用機(jī)框管理模塊從外部測(cè)試機(jī)獲得所述測(cè)
試向量，或者，獲得其中存儲(chǔ)的所述測(cè)試向量，或者，根據(jù)JTAG器件的邊界 掃描描述語(yǔ)言文件和被測(cè)試單板的網(wǎng)表文件生成所述測(cè)試向量。 所述方法還包括；
步驟81，規(guī)劃位于所述被測(cè)試單板上的JTAG橋片地址及JTAG器件位置；
步驟82，所述測(cè)試控制單元發(fā)送包含位于所述被測(cè)試單板上的JTAG橋片 地址的測(cè)試包，判斷所述被測(cè)試單板是否在位，如果該JTAG橋片回復(fù)響應(yīng)， 確定所述被測(cè)試單板在位，否則，確定所述被測(cè)試單板不在位；
歩驟83，確定所述被測(cè)試單板在位后，所述測(cè)試控制單元根據(jù)所述規(guī)劃 控制所述JTAG橋片選通所述JTAG橋片連接的存儲(chǔ)模塊或存儲(chǔ)模塊所在的 JTAG鏈，并掃描所述存儲(chǔ)模塊以獲得其中存儲(chǔ)的被測(cè)試單板信息。
所述被測(cè)試單板插有高級(jí)夾層子卡，
所述步驟2進(jìn)一步包括，所述測(cè)試控制單元控制位于被測(cè)試單板上的JTAG 橋片選通到所述被測(cè)試單板上的JTAG橋片連接的位于所述高級(jí)夾層子卡上的 JTAG橋片，再控制位于所述高級(jí)夾層子卡上的JTAG橋片選通到所述高級(jí)夾層 子卡上的JTAG橋片連接的所述高級(jí)夾層子卡包括的指定JTAG器件或JTAG鏈。
所述方法還包括
步驟101 ，規(guī)劃位于所述高級(jí)夾層子卡上的JTAG橋片地址及JTAG器件位
置；
步驟102，所述測(cè)試控制單元發(fā)送包含位于所述高級(jí)夾層子卡上的JTAG 橋片地址的測(cè)試包，判斷所述高級(jí)夾層子卡是否在位，如果位于所述高級(jí)夾層 子卡上的JTAG橋片回復(fù)響應(yīng)，確定所述高級(jí)夾層子卡在位，否則，確定所述 高級(jí)夾層子卡不在位；
步驟103，確定所述高級(jí)夾層子卡在位后，所述測(cè)試控制單元根據(jù)所述規(guī)
劃控制位于所述高級(jí)夾層子卡上的JTAG橋片選通所述高級(jí)夾層子卡上的JTAG 橋片連接的存儲(chǔ)模塊或存儲(chǔ)模塊所在的JTAG鏈，并掃描該存儲(chǔ)模塊以獲得其 中存儲(chǔ)的高級(jí)夾層子卡的信息。
本發(fā)明有益效果在于能夠通過(guò)系統(tǒng)化的方法進(jìn)行測(cè)試，并能夠?qū)υO(shè)備進(jìn)行 直接測(cè)試和配置，在機(jī)框單板滿配置的情況下也能夠直接依次配置JTAG鏈， 減少人工干預(yù)的操作，實(shí)現(xiàn)高速自動(dòng)化操作，從而提高了測(cè)試點(diǎn)覆蓋率，降低 了研發(fā)和生產(chǎn)隱患，提高了工作效率，并充分發(fā)揮JTAG技術(shù)特點(diǎn)。


圖l是ATCA基本管理結(jié)構(gòu)圖2是JTAG器件獨(dú)立型連接圖3是JTAG器件菊花鏈連接圖4是依賴本地控制器的JTAG測(cè)試結(jié)構(gòu)圖5是本發(fā)明具體實(shí)施方式
的系統(tǒng)結(jié)構(gòu)圖6是C麗結(jié)構(gòu)圖7是應(yīng)用外部測(cè)試機(jī)測(cè)試系統(tǒng)結(jié)構(gòu)圖； 圖8是具體實(shí)施方式
測(cè)試流程圖。
具體實(shí)施例方式
具體實(shí)施方式
中的JTAG鏈可以為一個(gè)JTAG器件也可以為多個(gè)JTAG器件 的連接鏈。
本發(fā)明具體實(shí)施方式
的系統(tǒng)結(jié)構(gòu)圖如圖5所示，包括JTAG橋片、CMM和
PLD。
C醒的內(nèi)部結(jié)構(gòu)如圖6所示。
兩個(gè)CMM通過(guò)兩者間連線進(jìn)行上電邏輯競(jìng)爭(zhēng)后確定兩者主用和備用分工。 主用C醒為系統(tǒng)的測(cè)試控制單元，備用C薩為被測(cè)試單板。
C麗包括ETC (Embedded Test Controllor嵌入式測(cè)試控制器)，當(dāng)C麗 為主用時(shí)，ETC用于控制測(cè)試和配置過(guò)程，負(fù)責(zé)發(fā)送測(cè)試向量以進(jìn)行目標(biāo)JTAG
器件的測(cè)試和配置。所述測(cè)試向量可以為C應(yīng)自身生成或存儲(chǔ)的文件，也可以
是從外部測(cè)試機(jī)接收的文件。如圖7所示，C薩同外部測(cè)試機(jī)連接從其獲得測(cè) 試向量。
C薩還包括JTAG橋片，當(dāng)C麗作為備用C腦時(shí)，C麗為被測(cè)試單板，測(cè)試 和配置過(guò)程同其他被測(cè)試單板相同，備用CMM的JTAG橋片通過(guò)主用CMM控制 選通被測(cè)試CMM的JTAG鏈。
被測(cè)試單板，包括JTAG器件和JTAG鏈。
位于被測(cè)試單板上的JTAG橋片，具有多個(gè)LSP(Local Scan Port本地掃 描端口)，分別連接被測(cè)試單板上JTAG鏈(如PLD和CPU)及包含位于AMC 的JTAG橋片或旭C的JTAG驅(qū)動(dòng)，用于通過(guò)主用C應(yīng)控制選通指定的JTAG鏈。
AMC，位于被測(cè)試單板上，包括JTAG鏈，在其上沒(méi)有JTAG橋片時(shí)，還包 括JTAG驅(qū)動(dòng)，JTAG驅(qū)動(dòng)連接位于被測(cè)試單板的JTAG橋片和位于AMC的JTAG 鏈。
位于AMC上的JTAG橋片， 一方同被測(cè)試單板的JTAG橋片連接，另一方 通過(guò)多個(gè)LSP連接AMC的多個(gè)JTAG鏈，用于通過(guò)主用C固控制選通AMC的指 定JTAG鏈。
所述系統(tǒng)還包括背板，背板上使用規(guī)范規(guī)定的Metallic Test (鈴狀測(cè)試 線)總線實(shí)現(xiàn)單端的5線制JTAG測(cè)試總線。
所述系統(tǒng)還包括機(jī)框，機(jī)框上具有JTAG測(cè)試總線的接口，在計(jì)算復(fù)雜的 測(cè)試情況下，通過(guò)所述JTAG測(cè)試總線接口，不使用C麗，直接接入外部測(cè)試 機(jī)進(jìn)行測(cè)試或配置。此時(shí)的外部測(cè)試機(jī)包括系統(tǒng)的測(cè)試控制單元，控制測(cè)試和 配置過(guò)程。
PLD分別位于所述被測(cè)試單板(包括備用CMM)和AMC，位于被測(cè)試單板 的PLD配置有單板信息，位于AMC的PLD配置有AMC信息，測(cè)試控制單元通過(guò) 掃描獲得該信息。
在測(cè)試或配置時(shí)，需要明確器件地址和位置，本發(fā)明具體實(shí)施方式
對(duì)器件 地址和位置做如下規(guī)劃。
位于被測(cè)試單板和C薩的JTAG橋片地址直接使用ATCA槽位地址或經(jīng)過(guò)邏 輯運(yùn)算獲得。
位于AMC的JTAG橋片地址使用AMC插座槽位地址或邏輯運(yùn)算獲得。
位于被測(cè)單板的JTAG橋片的LSP0連接IPMC或者BMC，包含單板信息的 PLD位于連接LSP1的JTAG鏈的第一個(gè)位置，每個(gè)AMC或被測(cè)單板上的JTAG 鏈單獨(dú)使用一個(gè)LSP。
如果AMC上包含JTAG橋片，即使用二級(jí)JTAG橋片實(shí)現(xiàn)擴(kuò)展，二級(jí)JTAG 橋片LSPO連接醒C,包含AMC信息的PLD位于連接LPS1的JTAG鏈的第一個(gè)位 置；如果AMC未使用二級(jí)JTAG橋片，則MMC處于JTAG鏈的第一個(gè)位置，包含 層C信息的PLD位于第二個(gè)位置。
進(jìn)行測(cè)試或配置方法的具體實(shí)施方式
流程如圖8所示。
步驟S801，機(jī)框上電；
歩驟S802，兩個(gè)CMM進(jìn)行主備競(jìng)爭(zhēng)；
步驟S803，根據(jù)競(jìng)爭(zhēng)結(jié)果，CMM確定其是否為主用板，如果是主用板則轉(zhuǎn) 步驟S807，否則轉(zhuǎn)步驟S804;
歩驟S804， CMM為被測(cè)試單板，測(cè)試和配置過(guò)程與其他被測(cè)試單板相同；
步驟S805，外部測(cè)試機(jī)啟動(dòng)，此步驟為可選，當(dāng)主用CMM為轉(zhuǎn)發(fā)型時(shí)， 流程中執(zhí)行此步驟；
歩驟S806，外部測(cè)試機(jī)生成測(cè)試向量，此步驟為可選，當(dāng)主用C麗為轉(zhuǎn) 發(fā)型時(shí)，流程中執(zhí)行此步驟；
步驟S807，主用C醒確定其為系統(tǒng)測(cè)試控制單元，負(fù)責(zé)下發(fā)測(cè)試向量給 目標(biāo)JTAG器件；
步驟S808，主用C畫判斷其是否為轉(zhuǎn)發(fā)型，如果是則接收外部測(cè)試機(jī)發(fā) 送的測(cè)試向量，轉(zhuǎn)步驟S810，否則，轉(zhuǎn)步驟S809;
步驟S809，主用C醒生成測(cè)試向量，可以根據(jù)被測(cè)試的JTAG器件的BSDL (Boundary Scan Description Language邊界掃描描述語(yǔ)言)文件以及單板 網(wǎng)表文件(NetList )生成測(cè)試向量，或者直接取出存儲(chǔ)的測(cè)試向量；
步驟S810，主用C醒確定待被測(cè)試單板位置，下發(fā)包含被測(cè)試測(cè)單板的 JTAG橋片地址的査詢測(cè)試包，如果收到被測(cè)單板的JTAG橋片的響應(yīng)則確定單 板在位，進(jìn)行下面步驟，否則確定單板不在位，退出；
步驟S811，主用C醒通過(guò)被測(cè)試單板的JTAG橋片地址選擇JTAG橋片；
步驟S812，主用C腿控制JTAG橋片連通LSPl;
步驟S813,主用C畫掃描同LPS1連接的JTAG鏈上處于第一個(gè)位置的指
定PLD的指定管腳，獲得被測(cè)試單板的信息；
步驟S814，主用C麗判斷是否訪問(wèn)AMC，如果訪問(wèn)則執(zhí)行步驟S815，否則 執(zhí)行步驟S821;
步驟S815，主用C麗根據(jù)獲得的單板信息，判斷AMC是否使用二級(jí)JTAG 橋片，如果使用二級(jí)JTAG橋片，則執(zhí)行步驟S816，否則執(zhí)行步驟S819;
步驟S816，確定AMC位置，主用C醒根據(jù)子卡槽位獲得二級(jí)JTAG橋片地 址，發(fā)送査詢測(cè)試包，如果接收到二級(jí)JTAG橋片的響應(yīng)則確定該AMC在位， 執(zhí)行下面步驟，否則，確定AMC不在位，退出；
步驟S817,主用CMM控制被測(cè)試單板的JTAG橋片連通二級(jí)JTAG橋片；
步驟S818，主用C醒控制二級(jí)JTAG橋片連通LSP1;
步驟S819，如果AMC使用二級(jí)JTAG橋片，主用C醒掃描與二級(jí)JTAG橋 片的LSP1連接的JTAG鏈上處于第一個(gè)位置的指定PLD的指定管腳，以獲得 AMC信息，否則，主用QWM掃描JTAG鏈上處于第二個(gè)位置的指定PLD的指定 管腳，以獲得AMC信息；
歩驟S820，根據(jù)AMC信息修訂并確定測(cè)試向量，控制被測(cè)試單板的JTAG 橋片選通到指定的AMC，并控制ACM的二級(jí)橋片選通到指定的JTAG鏈或直接 連接到指定的JTAG鏈，選擇指定的JTAG器件發(fā)送測(cè)試向量開始進(jìn)行測(cè)試或配 置；
歩驟S821，根據(jù)獲得的被測(cè)試單板的信息修訂并確定測(cè)試向量，主用CMM 根據(jù)測(cè)試向量的信息控制JTAG橋片連通指定LSP;
步驟S822，主用C薩根據(jù)測(cè)試向量的信息選擇連接LSP的JTAG鏈上的指 JTAG器件；
步驟S823，發(fā)送測(cè)試向量開始進(jìn)行測(cè)試或配置。
本發(fā)明另一個(gè)實(shí)施例是使用外部測(cè)試機(jī)作為系統(tǒng)測(cè)試控制單元，外部測(cè)試 機(jī)使用機(jī)框上的JTAG測(cè)試總線的接口進(jìn)行測(cè)試和配置，應(yīng)用測(cè)試向量進(jìn)行測(cè) 試和配置的過(guò)程同上述實(shí)施方式中方法的對(duì)應(yīng)部分相同。
權(quán)利要求
1.一種高性能通訊計(jì)算架構(gòu)體系中的配置和測(cè)試系統(tǒng)，其特征在于，包括JTAG橋片，位于被測(cè)試單板上，用于在測(cè)試控制單元的控制下選通所述JTAG橋片連接的JTAG器件、JTAG鏈、JTAG橋片和/或JTAG驅(qū)動(dòng)；測(cè)試控制單元，用于獲得用于進(jìn)行測(cè)試或配置的測(cè)試向量，并控制JTAG橋片選通所述JTAG橋片連接的JTAG器件、JTAG鏈、JTAG橋片和/或JTAG驅(qū)動(dòng)，從而連通到指定的JTAG器件和/或JTAG鏈，向所述指定的JTAG器件和/或JTAG鏈發(fā)送所述測(cè)試向量以進(jìn)行測(cè)試或配置。
2. 如權(quán)利要求1所述的高性能通訊計(jì)算架構(gòu)體系中的配置和測(cè)試系統(tǒng)， 其特征在于，所述測(cè)試控制單元為兩個(gè)機(jī)框管理模塊之一，所述機(jī)框管理模塊 包括測(cè)試控制器，所述測(cè)試控制器具有所述測(cè)試控制單元的功能，所述兩個(gè)機(jī) 框管理模塊通過(guò)主備競(jìng)爭(zhēng)確定其一為主用機(jī)框管理模塊，另一個(gè)為備用機(jī)框管 理模塊，所述主用機(jī)框管理模塊為所述測(cè)試控制單元，所述備用機(jī)框管理模塊 為所述被測(cè)試單板。
3. 如權(quán)利要求1所述的高性能通訊計(jì)算架構(gòu)體系中的配置和測(cè)試系統(tǒng)， 其特征在于，所述系統(tǒng)還包括另一個(gè)JTAG橋片，所述另一個(gè)JTAG橋片位于高 級(jí)夾層子卡上，所述高級(jí)夾層子卡位于被測(cè)試單板上，通過(guò)位于所述高級(jí)夾層 子卡上的JTAG橋片同位于被測(cè)試單板上的JTAG橋片連接，所述高級(jí)夾層子卡 包括JTAG器件和/或JTAG鏈，所述JTAG器件和/或JTAG鏈同位于所述高級(jí)夾 層子卡上的JTAG橋片連接；位于被測(cè)試單板上的JTAG橋片進(jìn)一步用于在所述測(cè)試控制單元控制下選 通所述位于高級(jí)夾層子卡上的JTAG橋片；位于高級(jí)夾層子卡上的JTAG橋片用于在所述測(cè)試控制單元控制下選通所 述高級(jí)夾層子卡上的JTAG橋片連接的位于所述高級(jí)夾層子卡上的JTAG器件和 /或JTAG鏈。
4. 如權(quán)利要求3所述的高性能通訊計(jì)算架構(gòu)體系中的配置和測(cè)試系統(tǒng)， 其特征在于，所述系統(tǒng)還包括存儲(chǔ)模塊，所述存儲(chǔ)模塊為JTAG器件，位于所述被測(cè)試單板上，同位于被測(cè)試單板的JTAG橋片連接或位于同該JTAG橋片連接的JTAG 鏈中，用于存儲(chǔ)所述被測(cè)試單板的信息；所述測(cè)試控制單元，還用于掃描位于所述被測(cè)試單板上的存儲(chǔ)模塊以獲得 所述被測(cè)試單板的信息；和/或，所述系統(tǒng)還包括另一個(gè)存儲(chǔ)模塊，該存儲(chǔ)模塊為JTAG器件，位于所述高 級(jí)夾層子卡上，同位于高級(jí)夾層子卡的JTAG橋片連接或位于同該JTAG橋片連 接的JTAG鏈中，用于存儲(chǔ)所述高級(jí)夾層子卡的信息；所述測(cè)試控制單元，還用于掃描位于所述高級(jí)夾層子卡上的存儲(chǔ)模塊以獲 得所述高級(jí)夾層子卡的信息。
5. —種高性能通訊計(jì)算架構(gòu)體系中的配置和測(cè)試方法，其特征在于，包括 如下歩驟，步驟1，測(cè)試控制單元獲得用于進(jìn)行測(cè)試或配置的測(cè)試向量； 步驟2，所述測(cè)試控制單元控制JTAG橋片選通所述JTAG橋片連接的JTAG 器件、JTAG鏈、JTAG橋片和/或JTAG驅(qū)動(dòng)，從而連通到指定的JTAG器件和/ 或JTAG鏈，向所述指定的JTAG器件和/或JTAG鏈發(fā)送所述測(cè)試向量以進(jìn)行測(cè) 試或配置。
6. 如權(quán)利要求5所述的高性能通訊計(jì)算架構(gòu)體系中的配置和測(cè)試方法，其 特征在于，所述步驟2前還包括步驟61，兩個(gè)機(jī)框管理模塊通過(guò)主備競(jìng)爭(zhēng)確定其一為主用機(jī)框管理模塊， 另一個(gè)為備用機(jī)框管理模塊，所述主用機(jī)框管理模塊確定其自身為所述測(cè)試控 制單元，所述備用機(jī)框管理模塊確定其自身為被測(cè)試單板。
7. 如權(quán)利要求6所述的高性能通訊計(jì)算架構(gòu)體系中的配置和測(cè)試方法，其 特征在于，所述步驟l進(jìn)一步包括，所述主用機(jī)框管理模塊從外部測(cè)試機(jī)獲得 所述測(cè)試向量，或者，獲得其中存儲(chǔ)的所述測(cè)試向量，或者，根據(jù)JTAG器件 的邊界掃描描述語(yǔ)言文件和被測(cè)試單板的網(wǎng)表文件生成所述測(cè)試向量。
8. 如權(quán)利要求5所述的高性能通訊計(jì)算架構(gòu)體系中的配置和測(cè)試方法，其 特征在于，所述方法還包括；歩驟81，規(guī)劃位于所述被測(cè)試單板上的JTAG橋片地址及JTAG器件位置; 步驟82，所述測(cè)試控制單元發(fā)送包含位于所述被測(cè)試單板上的JTAG橋片 地址的測(cè)試包，判斷所述被測(cè)試單板是否在位，如果該JTAG橋片回復(fù)響應(yīng)，確定所述被測(cè)試單板在位，否則，確定所述被測(cè)試單板不在位；步驟83，確定所述被測(cè)試單板在位后，所述測(cè)試控制單元根據(jù)所述規(guī)劃 控制所述JTAG橋片選通所述JTAG橋片連接的存儲(chǔ)模塊或存儲(chǔ)模塊所在的 JTAG鏈，并掃描所述存儲(chǔ)模塊以獲得其中存儲(chǔ)的被測(cè)試單板信息。
9. 如權(quán)利要求5所述的高性能通訊計(jì)算架構(gòu)體系中的配置和測(cè)試方法，其 特征在于，所述被測(cè)試單板插有高級(jí)夾層子卡，所述歩驟2進(jìn)一步包括，所述測(cè)試控制單元控制位于被測(cè)試單板上的JTAG 橋片選通到所述被測(cè)試單板上的JTAG橋片連接的位于所述高級(jí)夾層子卡上的 JTAG橋片，再控制位于所述高級(jí)夾層子卡上的JTAG橋片選通到所述高級(jí)夾層 子卡上的JTAG橋片連接的所述高級(jí)夾層子卡包括的指定JTAG器件或JTAG鏈。
10. 如權(quán)利要求9所述的高性能通訊計(jì)算架構(gòu)體系中的配置和測(cè)試方法， 其特征在于，所述方法還包括步驟101，規(guī)劃位于所述高級(jí)夾層子卡上的JTAG橋片地址及JTAG器件位置；步驟102，所述測(cè)試控制單元發(fā)送包含位于所述高級(jí)夾層子卡上的JTAG 橋片地址的測(cè)試包，判斷所述高級(jí)夾層子卡是否在位，如果位于所述高級(jí)夾層 子卡上的JTAG橋片回復(fù)響應(yīng)，確定所述高級(jí)夾層子卡在位，否則，確定所述 高級(jí)夾層子卡不在位；步驟103，確定所述高級(jí)夾層子卡在位后，所述測(cè)試控制單元根據(jù)所述規(guī) 劃控制位于所述高級(jí)夾層子卡上的JTAG橋片選通所述高級(jí)夾層子卡上的JTAG 橋片連接的存儲(chǔ)模塊或存儲(chǔ)模塊所在的JTAG鏈，并掃描該存儲(chǔ)模塊以獲得其 中存儲(chǔ)的高級(jí)夾層子卡的信息。
全文摘要
本發(fā)明公開了一種高性能通訊計(jì)算架構(gòu)體系中的配置和測(cè)試系統(tǒng)，包括JTAG橋片，位于被測(cè)試單板上，用于在測(cè)試控制單元控制下選通所述JTAG橋片連接的JTAG器件、JTAG鏈、JTAG橋片和/或JTAG驅(qū)動(dòng)；測(cè)試控制單元，用于獲得用于進(jìn)行測(cè)試或配置的測(cè)試向量，并控制JTAG橋片選通所述JTAG橋片連接的JTAG器件、JTAG鏈、JTAG橋片和/或JTAG驅(qū)動(dòng)，從而連通到指定的JTAG器件和/或JTAG鏈，向所述指定的JTAG器件和/或JTAG鏈發(fā)送所述測(cè)試向量以進(jìn)行測(cè)試或配置。從而提升ATCA中測(cè)試和配置速度并可進(jìn)行管理板測(cè)試和配置。
文檔編號(hào)H04Q3/00GK101179748SQ20071017888
公開日2008年5月14日 申請(qǐng)日期2007年12月6日 優(yōu)先權(quán)日2007年12月6日
發(fā)明者周贊鑫, 凱 張, 查衛(wèi)民, 樊榮虎 申請(qǐng)人:中興通訊股份有限公司