專利名稱：基于數(shù)字中頻技術(shù)的多載波發(fā)射機的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及移動通信領(lǐng)域，尤其涉及基于數(shù)字中頻技術(shù)的多載波發(fā)射機。
背景技術(shù)：
隨著移動通信的發(fā)展，移動通信用戶數(shù)也急劇增加，運營商不得不對移動 通信系統(tǒng)進行擴容處理，以滿足用戶的通信需求。如今，通信系統(tǒng)由單載波發(fā) 展到多載波系統(tǒng)，多載波通信系統(tǒng)才能滿足當今移動通信用戶的通信要求。在移動通信布網(wǎng)工程設(shè)計中，在布署基站前需要一個準確的評估，評估出 布站的地點與信號的覆蓋情況，所以工程人員需要一個能夠較好模擬基站的信 號發(fā)射機。該發(fā)射機能輸出相應(yīng)體制的基站信號，供工程人員進行測試分析， 準確評估出布站的地點與信號的覆蓋。而隨著多載波基站的不斷布署和應(yīng)用， 迫切需要相應(yīng)的多載波發(fā)射機來進行基站信號覆蓋情況的分析。通信技術(shù)的不斷進步，也使得當今越來越多的通信產(chǎn)品采用數(shù)字技術(shù)來實 現(xiàn)，如采用數(shù)字中頻技術(shù)完成載波的選頻處理，所以，隨著多載波基站的不斷 應(yīng)用， 一方面需要支持多載波處理功能的發(fā)射機，另一方面，隨著用戶對產(chǎn)品 體積、功耗方面的要求，產(chǎn)品需要逐步向低功耗、小型化、微型化方向發(fā)展。 所以，從單載波發(fā)射機擴展到多載波發(fā)射機，不能簡單將單載波發(fā)射機級聯(lián)起 來合成多載波發(fā)射機，而應(yīng)該將單載波發(fā)射機的功能進行合并和擴展，形成多 載波發(fā)射機。在單載波發(fā)射機中，應(yīng)用較多的是單通道的數(shù)字上變頻器，主要實現(xiàn)對單 路數(shù)據(jù)的調(diào)制。在多載波發(fā)射機中，需要使用到多通道數(shù)字上變頻器，目前的多路上變頻器， 一般只能支持對四通道數(shù)據(jù)的調(diào)制，要擴展到8通道以上的系 統(tǒng)，需要集成多個數(shù)字上變頻器， 一方面會增加系統(tǒng)成本，另一方面，不易實 現(xiàn)產(chǎn)品的小型化，系統(tǒng)功耗較大。傳統(tǒng)的多通道數(shù)字上變頻器一般只采用一級混頻處理，使得輸出信號的頻 率范圍有一定的限制，限制了發(fā)射機的應(yīng)用場合。每個通道單獨處理，需要較 多的硬件資源，尤其是一些內(nèi)插濾波器處理模塊，可以在累加和處理之后進行， 這樣，多通道可以復(fù)用資源，從而節(jié)約器件的資源。累加和在最后一級進行，由于數(shù)字上變頻處理之后，最后的數(shù)據(jù)速率很高，這樣，累加處理需要加法樹 來支持，需要較多的資源。實用新型內(nèi)容本實用新型的目的在于克服現(xiàn)有技術(shù)的缺點，提供基于數(shù)字中頻技術(shù)的多 載波發(fā)射機，本實用新型有效降低了系統(tǒng)成本，實現(xiàn)產(chǎn)品的小型化，降低了系 統(tǒng)功耗。本實用新型的目的通過下述技術(shù)方案實現(xiàn)基于數(shù)字中頻技術(shù)的多載波發(fā) 射機，包括D/A轉(zhuǎn)換器、射頻發(fā)射子系統(tǒng)、時鐘子系統(tǒng)、微芯片控制子系統(tǒng)及 PC機，基帶I、 Q信號發(fā)生器、多載波數(shù)字上變頻子系統(tǒng)，所述基帶I、 Q信號發(fā)生器子系統(tǒng)依次通過多載波數(shù)字上變頻子系統(tǒng)、D/A轉(zhuǎn)換器與射頻發(fā)射子系統(tǒng) 相連，所述PC機與基帶I、 Q信號發(fā)生、多載波數(shù)字上變頻子系統(tǒng)、D/A轉(zhuǎn)換 器、射頻發(fā)射子系統(tǒng)、時鐘子系統(tǒng)、微芯片控制子系統(tǒng)同時連接，所述時鐘子 系統(tǒng)與PC機、基帶I、 Q信號發(fā)生、多載波數(shù)字上變頻子系統(tǒng)、D/A轉(zhuǎn)換器、 射頻發(fā)射子系統(tǒng)、時鐘子系統(tǒng)、微芯片控制子系統(tǒng)同時連接，所述微芯片控制 子系統(tǒng)與PC機、基帶I、 Q信號發(fā)生、多載波數(shù)字上變頻子系統(tǒng)、D/A轉(zhuǎn)換器、 射頻發(fā)射子系統(tǒng)、時鐘子系統(tǒng)同時連接。所述基帶I、 Q信號發(fā)生器包括協(xié)議解析器、信號發(fā)生器和成型濾波器；所 述協(xié)議解析器的輸出端與信號發(fā)生器、成型濾波器依次連接。所述射頻發(fā)射子系統(tǒng)包括帶通濾波器、模擬ATT、放大器、混頻器、本振 L0及射頻濾波器，所述帶通濾波器依次通過模擬ATT、放大器、混頻器與射頻 濾波器連接，所述本振LO與混頻器連接。所述多載波數(shù)字上變頻子系統(tǒng)包括多個第一級內(nèi)插濾波器組、多通道NC0 產(chǎn)生模塊、第一級復(fù)數(shù)調(diào)制和信號累加處理模塊、第二級內(nèi)插濾波器組、第二 級復(fù)數(shù)調(diào)制處理模塊、第三級正交調(diào)制處理模塊、增益調(diào)節(jié)模塊、本振抑制模 塊，所述多個第一級內(nèi)插濾波器組輸出端順序通過第一級復(fù)數(shù)調(diào)制和信號累加 處理模塊、第二級內(nèi)插濾波器組、第二級復(fù)數(shù)調(diào)制處理模塊、第三級正交調(diào)制 處理模塊、增益調(diào)節(jié)模塊與本振抑制模塊輸入端連接，所述多個第一級內(nèi)插濾 波器組分別與多個通道數(shù)據(jù)輸出信號一一對應(yīng)連接，所述多通道NC0產(chǎn)生模塊 輸出端與第一級復(fù)數(shù)調(diào)制和累加處理模塊輸入端連接。所述多載波數(shù)字上變頻 子系統(tǒng)還包括2個單通道NC0產(chǎn)生模塊，其中一個單通道NC0產(chǎn)生模塊的輸出 端與第二級復(fù)數(shù)調(diào)制處理模塊的輸入端連接，另一個單通道NC0產(chǎn)生模塊的輸出端與第三級正交調(diào)制處理模塊的輸入端連接。所述多載波數(shù)字上變頻子系統(tǒng)還可以以下的方式實現(xiàn)所述多載波數(shù)字上 變頻子系統(tǒng)包括數(shù)據(jù)并串轉(zhuǎn)換處理模塊、第一級內(nèi)插濾波器組、多通道NC0產(chǎn) 生模塊、第一級復(fù)數(shù)調(diào)制和信號累加處理模塊、第二級內(nèi)插濾波器組、第二級 復(fù)數(shù)調(diào)制處理模塊、第三級正交調(diào)制處理模塊、增益調(diào)節(jié)模塊、本振抑制模塊， 所述數(shù)據(jù)并串轉(zhuǎn)換處理模塊順序通過第一級內(nèi)插濾波器組、第一級復(fù)數(shù)調(diào)制和 信號累加處理模塊、第二級內(nèi)插濾波器組、第二級復(fù)數(shù)調(diào)制處理模塊、第三級 正交調(diào)制處理模塊、增益調(diào)節(jié)模塊與本振抑制模塊輸入端連接，所述數(shù)據(jù)并串 轉(zhuǎn)換處理模塊與多個通道數(shù)據(jù)輸出信號連接。所述多載波數(shù)字上變頻子系統(tǒng)還包括2個單通道NC0產(chǎn)生模塊，其中一個單通道NC0產(chǎn)生模塊的輸出端與第二 級復(fù)數(shù)調(diào)制處理模塊的輸入端連接，另一個單通道NC0產(chǎn)生模塊的輸出端與第 三級正交調(diào)制處理模塊的輸入端連接。所述第一級復(fù)數(shù)調(diào)制和信號累加處理模塊包括多個調(diào)制累加模塊，所述調(diào) 制累加模塊包括NC0信號延時處理模塊、內(nèi)插濾波器后I、 Q信號延時處理模塊、 乘法器、混頻后I、 Q信號延時處理模塊、累加器和累加后I、 Q信號延時處理 模塊；所述多通道NC0產(chǎn)生模塊與多個調(diào)制累加模塊的NC0信號延時處理模塊、 乘法器、混頻后I、 Q信號延時處理模塊、累加器與累加后I、 Q信號延時處理 模塊依次連接；所述第一級內(nèi)插濾波器組與多個調(diào)制累加模塊的I、 Q信號延時 處理模塊、乘法器、混頻后工、Q信號延時處理模塊、累加器與累加后I、 Q信 號延時處理模塊依次連接；所述前一調(diào)制累加模塊中的累加后工、Q信號延時處 理模塊與后一調(diào)制累加模塊中的累加器連接。所述第一級內(nèi)插濾波器組或第二級內(nèi)插濾波器組由 一個、兩個或三個內(nèi)插 濾波器組成；所述內(nèi)插濾波器是FIR、 IIR、 CIC或半帶內(nèi)插濾波器。所述第二級復(fù)數(shù)調(diào)制處理模塊包括4個乘法器和2個加法器，所述4個乘 法器分別與第二級內(nèi)插濾波器組的I、 Q信號輸出端和一單通道NCO產(chǎn)生模塊連 接，其中2個乘法器輸出端并連在一加法器上，另外2個乘法器輸出端并連在 另一加法器上；所述第三級正交調(diào)制處理模塊包括2個乘法器和1個減法器， 所述2乘法器之間并連有減法器、另一單通道NC0產(chǎn)生模塊。所述第三級正交 調(diào)制處理模塊的一乘法器的輸入端與第二級復(fù)數(shù)調(diào)制處理模塊的一乘法器輸出 端連接，所述第三級正交調(diào)制處理模塊的另一乘法器的輸入端與第二級復(fù)數(shù)調(diào) 制處理模塊的另 一乘法器輸出端連接。本實用新型與現(xiàn)有技術(shù)相比具有如下優(yōu)點和有益效果1、 本實用新型中的多載波數(shù)字上變頻子系統(tǒng)采用了復(fù)數(shù)調(diào)制和正交調(diào)制的 相結(jié)合的處理方式，保證I、 Q信號幅度的一致性和相位的正交性，從而很好的 抑制負頻鏡像信號，提高了發(fā)射機的性能；2、 本實用新型中的多載波數(shù)字上變頻子系統(tǒng)提供了三級混頻處理，可以輸 出任意頻率組合的載波，擴大了系統(tǒng)的使用范圍；3、 本實用新型中的多載波數(shù)字上變頻子系統(tǒng)有利于采用諸如FPGA、 CPLD、 EPLD、 DSP等可編程邏輯器件實現(xiàn)，通道數(shù)可以隨應(yīng)用需求增減，大大增加了系 統(tǒng)的靈活性和可擴展性；4、 本實用新型結(jié)合目前器件的限制性，提出了相應(yīng)的改進方法，使得系統(tǒng) 具有很好的可行性，易于實現(xiàn)小型化、低功耗的多載波發(fā)射機。


圖1是本實用新型的基于數(shù)字中頻的多載波發(fā)射機的結(jié)構(gòu)示意圖；圖2是本實用新型的基帶I、 Q信號發(fā)生器的結(jié)構(gòu)示意圖；圖3為本實用新型提出的一種多載波數(shù)字上變頻子系統(tǒng)的結(jié)構(gòu)示意圖；圖4為本實用新型提出的另一種多載波數(shù)字上變頻子系統(tǒng)的結(jié)構(gòu)示意圖；圖5為多載波數(shù)字上變頻子系統(tǒng)的第一級復(fù)數(shù)調(diào)制和信號累加處理模塊結(jié) 構(gòu)圖；圖6為多載波數(shù)字上變頻子系統(tǒng)所采用的第二級復(fù)數(shù)調(diào)制和第三級正交調(diào) 制的原理圖；圖7是N個通道NC0串行輸出模式示意圖； 圖8是N個通道NC0并行輸出模式示意圖； 圖9是N個通道NC0突發(fā)模式NC0輸出時序示意圖； 圖10是本實用新型中所采用的射頻發(fā)射子系統(tǒng)原理框圖。
具體實施方式
下面結(jié)合實施例及附圖對本實用新型作進一步詳細的描述，但本實用新型 的實施方式不限于此。 實施例如圖1所示的基于數(shù)字中頻的多載波發(fā)射機，其包括D/A轉(zhuǎn)換器、射頻發(fā) 射子系統(tǒng)、時鐘子系統(tǒng)、微芯片控制子系統(tǒng)及PC機、基帶I、 Q信號發(fā)生器、 多載波數(shù)字上變頻子系統(tǒng)，所述基帶I、 Q信號發(fā)生器子系統(tǒng)依次通過多載波數(shù)字上變頻子系統(tǒng)、D/A轉(zhuǎn)換器與射頻發(fā)射子系統(tǒng)相連，所述PC機與基帶工、Q 信號發(fā)生、多載波數(shù)字上變頻子系統(tǒng)、D/A轉(zhuǎn)換器、射頻發(fā)射子系統(tǒng)、時鐘子系 統(tǒng)、微芯片控制子系統(tǒng)同時連接，所述時鐘子系統(tǒng)與PC機、基帶I、 Q信號發(fā) 生、多載波數(shù)字上變頻子系統(tǒng)、D/A轉(zhuǎn)換器、射頻發(fā)射子系統(tǒng)、時鐘子系統(tǒng)、微 芯片控制子系統(tǒng)同時連接，所述微芯片控制子系統(tǒng)與PC機、基帶I、 Q信號發(fā) 生、多載波數(shù)字上變頻子系統(tǒng)、D/A轉(zhuǎn)換器、射頻發(fā)射子系統(tǒng)、時鐘子系統(tǒng)同時 連接。其中射頻發(fā)射子系統(tǒng)，如圖10所示，包括帶通濾波器、模擬ATT、放大器、 混頻器、本振LO及射頻濾波器，所述帶通濾波器依次通過模擬ATT、放大器、 混頻器與射頻濾波器連接，所述本振LO與混頻器連接。射頻發(fā)射子系統(tǒng)采用一 次變頻技術(shù)，簡化電路設(shè)計，并降低系統(tǒng)成本。為了降低對前端D/A轉(zhuǎn)換器的 要求，射頻子系統(tǒng)接收的中頻信號頻率范圍限定在60MHz 200MHz，便于射頻子 系統(tǒng)和數(shù)字中頻處理系統(tǒng)的設(shè)計和實現(xiàn)。射頻發(fā)射子系統(tǒng)，其中放大器可以由 低噪放、功放等組成。雖然射頻子系統(tǒng)的構(gòu)成比較復(fù)雜，但這樣的處理，使得 輸出帶寬適中的寬帶模擬中頻信號，不需要超高速的采樣，后續(xù)的A/D轉(zhuǎn)換處 理可以大大簡化，具有很好的可行性。其中D/A轉(zhuǎn)換器是多載波發(fā)射機中關(guān)鍵模塊之一，實現(xiàn)對數(shù)字中頻信號的 數(shù)模轉(zhuǎn)換處理，輸出模擬中頻信號。D/A轉(zhuǎn)換器轉(zhuǎn)換精度以及交調(diào)指標，對發(fā)射 機的性能有很大的影響。所以，需要根據(jù)發(fā)射機的應(yīng)用需求，合理的選擇相應(yīng) 的D/A轉(zhuǎn)換器。時鐘子系統(tǒng)為整個發(fā)射機中的各個子系統(tǒng)和模塊提供參考時鐘信號，并負 責數(shù)字發(fā)射機的時鐘管理和分發(fā)，實現(xiàn)時鐘的分頻、倍頻等處理。微芯片控制(MCU)子系統(tǒng)負責整個數(shù)字發(fā)射機工作模式的控制和工作狀態(tài) 監(jiān)測?？梢酝ㄟ^系統(tǒng)總線同接收機系統(tǒng)的各個子模塊進行監(jiān)控和告警處理。若 某一子系統(tǒng)或是子模塊出現(xiàn)工作異常，進行系統(tǒng)復(fù)位處理，和進行告警上報處 理。MCU子系統(tǒng)還整個系統(tǒng)的程序下載和更新，如FPGA、 DSP程序的下載。PC機可以控制整個發(fā)射機的任一子系統(tǒng)，實現(xiàn)對系統(tǒng)中一些參數(shù)的配置和 修改，如可以配置整個系統(tǒng)的參考時鐘、修改多載波數(shù)字上變頻子系統(tǒng)的輸出 頻點、輸出功率。對于WCDMA、 TD-SCDMA、 CDMA2000等3G發(fā)射機，還可以輸出 擾碼號等。如圖2可見，基帶I、 Q信號發(fā)生器功能是產(chǎn)生符合標準通信協(xié)議要求的零中頻I、 Q信號。如GSM體制的基帶I、 Q信號發(fā)生器需要產(chǎn)生符合GSM協(xié)議的 TDMA幀信號，并對數(shù)據(jù)進行編碼和GMSK調(diào)制處理，形成數(shù)字基帶I、 Q信號。 基帶I、 Q信號發(fā)生器包括三個子系統(tǒng)協(xié)議解析器、信號發(fā)生器和成型濾波器。 協(xié)議解析器的輸出端與信號發(fā)生器、成型濾波器依次連接。協(xié)議解析器主要根 據(jù)不同通信體制的所公布的標準協(xié)議規(guī)范，生成符合協(xié)議要求的控制信號。信 號發(fā)生器接收來自協(xié)議解析器的控制信號，形成符合標準協(xié)議規(guī)范的基帶I、 Q 信號。成型濾波器根據(jù)發(fā)射機要求，對基帶工、Q信號進行成型和濾波處理，輸 出成型濾波后的基帶I、 Q信號。由于成型濾波器也可以在數(shù)字上變頻系統(tǒng)中進 行處理，所以，根據(jù)系統(tǒng)要求和設(shè)計的實際情況，基帶I、 Q信號發(fā)生器中可以 不包含成型濾波器，而將成型濾波器嵌入到數(shù)字上變頻子系統(tǒng)中。如圖3可見，本實用新型提出的多載波數(shù)字上變頻子系統(tǒng)，包括多個第一 級內(nèi)插濾波器組、多通道NCO產(chǎn)生模塊、第一級復(fù)數(shù)調(diào)制和信號累加處理模塊、 第二級內(nèi)插濾波器組、第二級復(fù)數(shù)調(diào)制處理模塊、第三級正交調(diào)制處理模塊、 增益調(diào)節(jié)模塊、本振抑制模塊，所述多個第一級內(nèi)插濾波器組輸出端順序通過 第一級復(fù)數(shù)調(diào)制和信號累加處理模塊、第二級內(nèi)插濾波器組、第二級復(fù)數(shù)調(diào)制 處理模塊、第三級正交調(diào)制處理模塊、增益調(diào)節(jié)模塊與本振抑制模塊輸入端連 接，所述多個第一級內(nèi)插濾波器組分別與多個通道數(shù)據(jù)輸出信號一一對應(yīng)連接， 所述多通道NCO產(chǎn)生模塊輸出端與第一級復(fù)數(shù)調(diào)制和累加處理模塊輸入端連接。如圖4可見，本實用新型提出的另一種多載波數(shù)字上變頻子系統(tǒng)，包括數(shù) 據(jù)并串轉(zhuǎn)換處理模塊、第一級內(nèi)插濾波器組、多通道NC0產(chǎn)生模塊、第一級復(fù) 數(shù)調(diào)制和信號累加處理模塊、第二級內(nèi)插濾波器組、第二級復(fù)數(shù)調(diào)制處理模塊、 第三級正交調(diào)制處理模塊、增益調(diào)節(jié)模塊、本振抑制模塊，所述數(shù)據(jù)并串轉(zhuǎn)換 處理模塊順序通過第一級內(nèi)插濾波器組、第一級復(fù)數(shù)調(diào)制和信號累加處理模塊、 第二級內(nèi)插濾波器組、第二級復(fù)數(shù)調(diào)制處理模塊、第三級正交調(diào)制處理模塊、 增益調(diào)節(jié)模塊與本振抑制模塊輸入端連接，所述數(shù)據(jù)并串轉(zhuǎn)換處理模塊與多個 通道數(shù)據(jù)輸出信號連接。在圖4提出的數(shù)字上變頻子系統(tǒng)中對多通道數(shù)據(jù)輸出 信號，即數(shù)據(jù)通道l、數(shù)據(jù)通道2、…數(shù)據(jù)通道N并行輸出的I、 Q數(shù)據(jù)進行了 數(shù)據(jù)并串轉(zhuǎn)換處理，將輸出的并行數(shù)據(jù)，轉(zhuǎn)換為串行的I、 Q數(shù)據(jù)流，這樣，就 可以使用同一個內(nèi)插濾波器組完成對N通道I、 Q數(shù)據(jù)的內(nèi)插和濾波處理。因此， 這樣的處理方式，提高了第一級內(nèi)插濾波器組的使用率，從而節(jié)約了資源利用。如圖3或圖4所示，本實用新型提出的2種多載波數(shù)字上變頻子系統(tǒng)，還包括2個單通道NC0產(chǎn)生模塊，其中一個單通道NC0產(chǎn)生模塊的輸出端與第二 級復(fù)數(shù)調(diào)制處理模塊的輸入端連接，另一個單通道NC0產(chǎn)生模塊的輸出端與第 三級正交調(diào)制處理模塊的輸入端連接；所述第一級內(nèi)插濾波器組或第二級內(nèi)插 濾波器組由一個、兩個或三個內(nèi)插濾波器組成；所述內(nèi)插濾波器是FIR、 IIR、 CIC或半帶內(nèi)插濾波器；如圖5所示，第一級復(fù)數(shù)調(diào)制和信號累加處理模塊包括多個調(diào)制累加模塊;所述第一級復(fù)數(shù)調(diào)制和信號累加處理模塊包括多個調(diào)制累加模塊，所述調(diào)制累加模塊包括NCO信號延時處理模塊、內(nèi)插濾波器后I、 Q信號延時處理模塊、乘 法器、混頻后I、 Q信號延時處理模塊、累加器和累加后I、 Q信號延時處理模 塊；所述多通道NC0產(chǎn)生模塊與多個調(diào)制累加模塊的NC0信號延時處理模塊、 乘法器、混頻后I、 Q信號延時處理模塊、累加器與累加后工、Q信號延時處理 模塊依次連接；所述第一級內(nèi)插濾波器組與多個調(diào)制累加模塊的I、 Q信號延時 處理模塊、乘法器、混頻后I、 Q信號延時處理模塊、累加器與累加后I、 Q信 號延時處理模塊依次連接；所述前一調(diào)制累加模塊中的累加后I、 Q信號延時處 理模塊與后一調(diào)制累加模塊中的累加器連接。如圖6所示，第二級復(fù)數(shù)調(diào)制處理模塊包括4個乘法器和2個加法器，所 述4乘法器分別與第二級內(nèi)插濾波器組的I、 Q信號輸出端和一單通道NC0產(chǎn)生 模塊連接，其中2個乘法器輸出端并連在一加法器上，另外2個乘法器輸出端 并連在另一加法器上；所述第三級正交調(diào)制處理模塊包括2個乘法器和1個減 法器，所述2乘法器之間并連有減法器、另一單通道NC0產(chǎn)生模塊。所述第三 級正交調(diào)制處理模塊的一乘法器的輸入端與第二級復(fù)數(shù)調(diào)制處理模塊的一乘法 器輸出端連接，所述第三級正交調(diào)制處理模塊的另一乘法器的輸入端與第二級 復(fù)數(shù)調(diào)制處理模塊的另 一乘法器輸出端連接。結(jié)合圖l、圖3、圖5、圖6所示，本實用新型基于數(shù)字中頻技術(shù)的多載波 發(fā)射機的一種多載波發(fā)射方法，包括以下步驟(1) 基帶I、 Q信號發(fā)生器輸出零中頻I、 Q信號到多載波數(shù)字上變頻子系 統(tǒng)，多載波數(shù)字上變頻子系統(tǒng)對基帶I、 Q信號發(fā)生器產(chǎn)生的基帶信號進行內(nèi)插、 濾波、混頻和調(diào)制處理，將基帶信號搬移到不同的頻率點上，輸出不同頻點的 多載波數(shù)字中頻信號到D/A轉(zhuǎn)換器(2) D/A轉(zhuǎn)換器對數(shù)字中頻信號進行數(shù)模轉(zhuǎn)換處理，輸出模擬中頻信號到 射頻子系統(tǒng)，射頻子系統(tǒng)對模擬信號進行處理輸出帶寬適中的寬帶模擬中頻信號；所述步驟(1)中多載波數(shù)字上變頻子系統(tǒng)對基帶I、 Q信號發(fā)生器產(chǎn)生的基帶信號進行內(nèi)插、濾波、混頻和調(diào)制處理，將基帶信號搬移到不同的頻率點上，輸出不同頻點的多載波數(shù)字中頻信號到D/'A轉(zhuǎn)換器，包括以下步驟(A) 基帶I、 Q信號發(fā)生器的多個通道數(shù)據(jù)輸出端輸出I、 Q數(shù)據(jù)到第一級 內(nèi)插濾波器組進行數(shù)據(jù)內(nèi)插和濾波處理；(B) 內(nèi)插濾波后的數(shù)據(jù)和多通道NC0產(chǎn)生模塊生成的本振信號一并送入到 第一級復(fù)數(shù)調(diào)制和信號累加處理模塊進行第一級混頻、調(diào)制處理及累加運算， 其過程是多通道NC0產(chǎn)生模塊輸出的cos和sin信號本振信號經(jīng)過NC0信號 延時處理模塊進行N (其中N是根據(jù)具體需要進行設(shè)置，例如N=l 16)個 clk周期延遲處理，第一級內(nèi)插濾波后的I、 Q數(shù)據(jù)經(jīng)過I、 Q信號延時處理模塊 進行M (其中M是根據(jù)具體需要進行設(shè)置，例如M=l 16)個clk周期延遲處 理，經(jīng)過延遲處理后的本振信號和I、 Q數(shù)據(jù)信號分別輸入到乘法器進行混頻處 理，混頻處理后再經(jīng)過混頻后I、 Q信號延時處理模塊進行P (其中P是根據(jù)具 體需要進行設(shè)置，例如P = l 16)個elk周期延遲處理后送入到加法器，同 時，后一級的加法器的另一個端口接受來自前一級的累加和結(jié)果，最后一級輸 出經(jīng)過調(diào)制后的信號累加，累加后輸出經(jīng)過調(diào)制后的信號；從圖5可以看出， 采用了鏈式級聯(lián)的乘累加處理方式，克服了傳統(tǒng)的加法樹結(jié)構(gòu)的進位鏈過長的 缺點，保證了系統(tǒng)的設(shè)計瓶頸不會出現(xiàn)在累加處理上。而且，該處理方式，也 充分利用了每個器件的資源，如乘法器、加法器等，大大提高了系統(tǒng)的資源利 用率。(C) 累加后的I、 Q數(shù)據(jù)輸入到第二級內(nèi)插濾波器組進行第二級的內(nèi)插和 濾波處理，內(nèi)插濾波后的I、 Q數(shù)據(jù)再輸入到第二級復(fù)數(shù)調(diào)制處理模塊以及第三 級正交調(diào)制處理模塊進行第二級復(fù)數(shù)調(diào)制處理以及第三級正交調(diào)制處理；所述 第二級復(fù)數(shù)調(diào)制處理是I、 Q數(shù)據(jù)先后經(jīng)過4次乘法和2次累加處理；I、 Q數(shù)據(jù) 的復(fù)數(shù)調(diào)制是通過第二級復(fù)數(shù)調(diào)制處理模塊的乘法器和累加器進行4次乘法和 兩次累加處理，復(fù)數(shù)調(diào)制后的信號再通過第三級正交調(diào)制處理模塊進行正交調(diào) 帝IJ，最后輸出調(diào)制后的信號，采用兩級調(diào)制，可以很好的抑制負頻鏡像。此外， 由于經(jīng)過調(diào)制后的信號一般要送入到D/A數(shù)模轉(zhuǎn)換器進行數(shù)模轉(zhuǎn)換處理，而D/A 一般具有正交調(diào)制處理，所以，可以將本實用新型中的正交調(diào)制處理進行旁路 處理，直接利用D/A中的正交調(diào)制處理也可以實現(xiàn)類似的功能。(D)經(jīng)過調(diào)制后的信號經(jīng)過增益調(diào)節(jié)模塊，輸出符合系統(tǒng)增益要求的I、 Q 信號，最后，I、 Q信號再經(jīng)過本振抑制處理模塊進行直流本振泄漏以及載波泄 漏的抑制，輸出最終的調(diào)制信號。結(jié)合圖l、圖4、圖5、圖6所示，本實用新型基于數(shù)字中頻技術(shù)的多載波發(fā)射機的另一種多載波發(fā)射方法，包括以下步驟(1) 基帶I、 Q信號發(fā)生器輸出零中頻I、 Q信號到多載波數(shù)字上變頻子系 統(tǒng)，多載波數(shù)字上變頻子系統(tǒng)對基帶I、 Q信號發(fā)生器產(chǎn)生的基帶信號進行內(nèi)插、濾波、混頻和調(diào)制處理，將基帶信號搬移到不同的頻率點上，輸出不同頻點的多載波數(shù)字中頻信號到D/A轉(zhuǎn)換器(2) D/A轉(zhuǎn)換器對數(shù)字中頻信號進行數(shù)模轉(zhuǎn)換處理，輸出模擬中頻信號到 射頻子系統(tǒng)，射頻子系統(tǒng)對模擬信號進行處理輸出帶寬適中的寬帶模擬中頻信 號；所述步驟(1)中多載波數(shù)字上變頻子系統(tǒng)對基帶I、 Q信號發(fā)生器產(chǎn)生的 基帶信號進行內(nèi)插、濾波、混頻和調(diào)制處理，將基帶信號搬移到不同的頻率點 上，輸出不同頻點的多載波數(shù)字中頻信號到D/A轉(zhuǎn)換器，包括以下步驟(a) 基帶I、 Q信號發(fā)生器的多個通道數(shù)據(jù)輸出端并行輸出I、 Q數(shù)據(jù)到數(shù) 據(jù)并串轉(zhuǎn)換模塊，數(shù)據(jù)并串轉(zhuǎn)換模塊將并行輸入的I、 Q數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)流， 串行數(shù)據(jù)經(jīng)過第一級內(nèi)插濾波器組進行數(shù)據(jù)內(nèi)插和濾波處理；(b) 內(nèi)插濾波后的數(shù)據(jù)和多通道NC0產(chǎn)生模塊生成的本振信號一并送入到 第一級復(fù)數(shù)調(diào)制和信號累加處理模塊進行第一級混頻、調(diào)制處理及累加運算， 其過程是多通道NC0產(chǎn)生模塊輸出的cos和sin信號本振信號經(jīng)過NC0信號 延時處理模塊進行N (其中N是根據(jù)具體需要進行設(shè)置，例如N=l 16)個 clk周期延遲處理，第一級內(nèi)插濾波后的I、 Q數(shù)據(jù)經(jīng)過I、 Q信號延時處理模塊 進行M (其中M是根據(jù)具體需要進行設(shè)置，例如M=l 16)個clk周期延遲處 理，經(jīng)絲延遲處理后的本振信號和I、 Q數(shù)據(jù)信號分別輸入到乘法器進行混頻處 理，混頻處理后再經(jīng)過混頻后I、 Q信號延時處理模塊進行P (其中P是根據(jù)具 體需要進行設(shè)置，例如P = l 16)個elk周期延遲處理后送入到加法器，同 時，后一級的加法器的另一個端口接受來自前一級的累加和結(jié)果，最后一級輸 出經(jīng)過調(diào)制后的信號累加，累加后輸出經(jīng)過調(diào)制后的信號；從圖5可以看出， 采用了鏈式級聯(lián)的乘累加處理方式，克服了傳統(tǒng)的加法樹結(jié)構(gòu)的進位鏈過長的 缺點，保證了系統(tǒng)的設(shè)計瓶頸不會出現(xiàn)在累加處理上。而且，該處理方式，也充分利用了每個器件的資源，如乘法器、加法器等，大大提高了系統(tǒng)的資源利 用率。(C)累加后的I、 Q數(shù)據(jù)輸入到第二級內(nèi)插濾波器組迸行第二級的內(nèi)插和 濾波處理，內(nèi)插濾波后的I、 Q數(shù)據(jù)再輸入到第二級復(fù)數(shù)調(diào)制處理模塊以及第三 級正交調(diào)制處理模塊進行第二級復(fù)數(shù)調(diào)制處理以及第三級正交調(diào)制處理；所述第二級復(fù)數(shù)調(diào)制處理是I、 Q數(shù)據(jù)先后經(jīng)過4次乘法和2次累加處理；I、 Q數(shù)據(jù) 的復(fù)數(shù)調(diào)制是通過第二級復(fù)數(shù)調(diào)制處理模塊的乘法器和累加器進行4次乘法和兩次累加處理，復(fù)數(shù)調(diào)制后的信號再通過第三級正交調(diào)制處理模塊進行正交調(diào) 制，最后輸出調(diào)制后的信號，采用兩級調(diào)制，可以很好的抑制負頻鏡像。此外，由于經(jīng)過調(diào)制后的信號一般要送入到D/A數(shù)模轉(zhuǎn)換器進行數(shù)模轉(zhuǎn)換處理，而D/A 一般具有正交調(diào)制處理，所以，可以將本實用新型中的正交調(diào)制處理進行旁路 處理，直接利用D/A中的正交調(diào)制處理也可以實現(xiàn)類似的功能。(d)經(jīng)過調(diào)制后的信號經(jīng)過增益調(diào)節(jié)模塊，輸出符合系統(tǒng)增益要求的I、 Q 信號，最后，I、 Q信號再經(jīng)過本振抑制處理模塊進行直流本振泄漏以及載波泄 漏的抑制，輸出最終的調(diào)制信號。在多載波上變頻子系統(tǒng)中，為了提高并行輸入數(shù)據(jù)的傳輸速率，需要采用 數(shù)據(jù)內(nèi)插處理，但內(nèi)插會引入鏡像成分，需要進行濾波。對應(yīng)高倍數(shù)的內(nèi)插處 理，為了降低濾波器設(shè)計的難度，節(jié)約器件資源， 一般要采用多級內(nèi)插濾波器 級聯(lián)實現(xiàn)。系統(tǒng)中的第一級內(nèi)插濾波器組和第二級內(nèi)插濾波器組一般都是由一 個或兩個內(nèi)插濾波器組成，特殊情況下，會采用三個內(nèi)插濾波器來構(gòu)成內(nèi)插濾 波器組。其中，內(nèi)插濾波器可以為FIR、 IIR以及CIC、半帶內(nèi)插濾波器等。如 系統(tǒng)第一級內(nèi)插需要實現(xiàn)16倍數(shù)據(jù)內(nèi)插處理，可以采用CIC內(nèi)插4倍和FIR內(nèi) 插4倍來實現(xiàn)，可以采用直接利用FIR實現(xiàn)內(nèi)插16倍處理，也可以采用半帶濾 波器內(nèi)插2倍、CIC內(nèi)插2倍以及FIR內(nèi)插4倍來實現(xiàn)。多通道NCO產(chǎn)生模塊主要實現(xiàn)生成多通道的數(shù)字sin和cos信號，為第一 級復(fù)數(shù)調(diào)制處理模塊提供本振參考信號。其中，多通道NC0產(chǎn)生模塊能夠輸出 多種時序的本振信號，如串行輸出模式(見圖7)、并行輸出模式(見圖8)以 及突發(fā)模式(見圖9)， N通道NC0的串行輸出模式的信號輸出時序在每個時鐘 周期clk觸發(fā)下，依次輸出通道l、通道2、……、通道N的NCO數(shù)據(jù)。N通道 NCO的并行輸出模式的信號輸出時序在每個時鐘周期clk觸發(fā)下，通道l、通道 2、……、通道N同時輸出對應(yīng)通道號的NCO數(shù)據(jù)。N通道NCO的突發(fā)輸出模式的信號輸出時序在每個時鐘周期Clk觸發(fā)下，M (M=1 N)個周期時刻輸出通道1的NC0數(shù)據(jù)，之后M個周期輸出通道1的NC0數(shù)據(jù)，依次類推，最后M個 周期輸出通道N的NCO數(shù)據(jù)。在傳統(tǒng)的多載波數(shù)字上變頻子系統(tǒng)中，累加和在最后一級進行，由于數(shù)字 上變頻處理之后，最后輸出的數(shù)據(jù)速率很高，這樣，累加處理需要加法樹來支 持，需要較多的資源，而如果在低速情況下進行累加處理，可以采用時分復(fù)用 的處理方式來節(jié)約資源。本實用新型將多通道信號累加處理模塊放置在第一級 內(nèi)插和復(fù)數(shù)調(diào)制處理模塊之后，這樣，由于經(jīng)過第一級內(nèi)插濾波，數(shù)據(jù)速率不 是很高，這樣，就可以采用時分復(fù)用資源的方式來實現(xiàn)累加運算，而無需傳統(tǒng) 的加法樹架構(gòu)來實現(xiàn)求和處理，可以大大節(jié)約資源。累加之后的數(shù)據(jù)和包含了 每一個通道的數(shù)據(jù)，后續(xù)的內(nèi)插和調(diào)制處理，相當于對一個通道的信號進行處 理，經(jīng)過累加求和模塊，已經(jīng)將多通道的數(shù)字上變頻處理轉(zhuǎn)換為單通道的上變 頻處理，簡化了后續(xù)內(nèi)插濾波和調(diào)制處理。多載波數(shù)字上變頻子系統(tǒng)，為了進一步優(yōu)化設(shè)計，提高資源的復(fù)用率，將 第一級復(fù)數(shù)調(diào)制處理模塊以及多通道信號累加處理模塊結(jié)合起來，利用一種比 較特殊的結(jié)構(gòu)形式來實現(xiàn)，以達到在進行復(fù)數(shù)調(diào)制的同時，對調(diào)制信號進行累 加處理，最后即可輸出經(jīng)過調(diào)制后的信號累加和結(jié)果。在多載波數(shù)字上變頻子系統(tǒng)中，對調(diào)制后的輸出的信號進行增益調(diào)節(jié)和控 制，以滿足系統(tǒng)設(shè)計中對信號輸入、輸出增益的控制要求。增益調(diào)節(jié)模塊開放 了一些用戶接口，以使得用戶能夠根據(jù)系統(tǒng)設(shè)計要求，任意的修改系統(tǒng)增益。多載波數(shù)字上變頻子系統(tǒng)的本振抑制模塊抑制實現(xiàn)抵消上變頻處理，由于 設(shè)計處理等所引入的直流信號以及載波泄漏信號，提高系統(tǒng)性能。在數(shù)字上變 頻處理中，不可避免會引入直流信號，可以采用"對稱舍入"處理方法來抑制 直流泄漏，也可以采用直流濾波的方法實現(xiàn)對直流的抑制，還可以采用其他的 方法來進行直流的抑制，如求取信號的均值，對信號進行補償處理。而且，在 多載波上變頻子系統(tǒng)中，每個頻點對應(yīng)的載波泄漏也會對系統(tǒng)性能帶來較大的 影響，所以，需要對載波泄漏信號進行抑制處理，以減小載波泄漏對其他通道 的干擾。本實用新型所提出的多載波數(shù)字上變頻子系統(tǒng)可以利用CPLD、 FPGA、 EPLD、 DSP等可編程邏輯器件來實現(xiàn)，也可使用專用ASIC芯片來實現(xiàn)。本實用新型可 以應(yīng)用于GSM、 CDMA、 WCDMA、 TD-SCDMA、 CDMA2000等通信體制系統(tǒng)中。
權(quán)利要求1、基于數(shù)字中頻技術(shù)的多載波發(fā)射機，包括D/A轉(zhuǎn)換器、射頻發(fā)射子系統(tǒng)、時鐘子系統(tǒng)、微芯片控制子系統(tǒng)及PC機，其特征在于，還包括基帶I、Q信號發(fā)生器、多載波數(shù)字上變頻子系統(tǒng)，所述基帶I、Q信號發(fā)生器子系統(tǒng)依次通過多載波數(shù)字上變頻子系統(tǒng)、D/A轉(zhuǎn)換器與射頻發(fā)射子系統(tǒng)相連，所述PC機與基帶I、Q信號發(fā)生、多載波數(shù)字上變頻子系統(tǒng)、D/A轉(zhuǎn)換器、射頻發(fā)射子系統(tǒng)、時鐘子系統(tǒng)、微芯片控制子系統(tǒng)同時連接，所述時鐘子系統(tǒng)與PC機、基帶I、Q信號發(fā)生、多載波數(shù)字上變頻子系統(tǒng)、D/A轉(zhuǎn)換器、射頻發(fā)射子系統(tǒng)、時鐘子系統(tǒng)、微芯片控制子系統(tǒng)同時連接，所述微芯片控制子系統(tǒng)與PC機、基帶I、Q信號發(fā)生、多載波數(shù)字上變頻子系統(tǒng)、D/A轉(zhuǎn)換器、射頻發(fā)射子系統(tǒng)、時鐘子系統(tǒng)同時連接。
2、 根據(jù)權(quán)利要求1所述的基于數(shù)字中頻技術(shù)的多載波發(fā)射機，其特征在于， 所述多載波數(shù)字上變頻子系統(tǒng)包括多個第一級內(nèi)插濾波器組、多通道NC0產(chǎn)生 模塊、第一級復(fù)數(shù)調(diào)制和信號累加處理模塊、第二級內(nèi)插濾波器組、第二級復(fù) 數(shù)調(diào)制處理模塊、第三級正交調(diào)制處理模塊、增益調(diào)節(jié)模塊、本振抑制模塊， 所述多個第一級內(nèi)插濾波器組輸出端順序通過第一級復(fù)數(shù)調(diào)制和信號累加處理 模塊、第二級內(nèi)插濾波器組、第二級復(fù)數(shù)調(diào)制處理模塊、第三級正交調(diào)制處理 模塊、增益調(diào)節(jié)模塊與本振抑制模塊輸入端連接，所述多個第一級內(nèi)插濾波器 組分別與多個通道數(shù)據(jù)輸出信號一一對應(yīng)連接，所述多通道NC0產(chǎn)生模塊輸出 端與第一級復(fù)數(shù)調(diào)制和累加處理模塊輸入端連接。
3、 根據(jù)權(quán)利要求1所述的基于數(shù)字中頻技術(shù)的多載波發(fā)射機，其特征在于， 所述多載波數(shù)字上變頻子系統(tǒng)包括數(shù)據(jù)并串轉(zhuǎn)換處理模塊、第一級內(nèi)插濾波器 組、多通道NC0產(chǎn)生模塊、第一級復(fù)數(shù)調(diào)制和信號累加處理模塊、第二級內(nèi)插 濾波器組、第二級復(fù)數(shù)調(diào)制處理模塊、第三級正交調(diào)制處理模塊、增益調(diào)節(jié)模 塊、本振抑制模塊，所述數(shù)據(jù)并串轉(zhuǎn)換處理模塊順序通過第一級內(nèi)插濾波器組、 第一級復(fù)數(shù)調(diào)制和信號累加處理模塊、第二級內(nèi)插濾波器組、第二級復(fù)數(shù)調(diào)制 處理模塊、第三級正交調(diào)制處理模塊、增益調(diào)節(jié)模塊與本振抑制模塊輸入端連 接，所述數(shù)據(jù)并串轉(zhuǎn)換處理模塊與多個通道數(shù)據(jù)輸出信號連接。
4、 根據(jù)權(quán)利要求1所述的基于數(shù)字中頻技術(shù)的多載波發(fā)射機，其特征在于， 所述基帶I、 Q信號發(fā)生器包括協(xié)議解析器、信號發(fā)生器和成型濾波器；所述協(xié) 議解析器的輸出端與信號發(fā)生器、成型濾波器依次連接。
5、 根據(jù)權(quán)利要求1所述的基于數(shù)字中頻技術(shù)的多載波發(fā)射機，其特征在于，所述射頻發(fā)射子系統(tǒng)包括帶通濾波器、模擬ATT、放大器、混頻器、本振L0及射頻濾波器，所述帶通濾波器依次通過模擬ATT、放大器、混頻器與射頻濾波器 連接，所述本振LO與混頻器連接。
6、 根據(jù)權(quán)利要求2或3所述的基于數(shù)字中頻技術(shù)的多載波發(fā)射機，其特征 在于，還包括2個單通道NC0產(chǎn)生模塊，其中一個單通道NCO產(chǎn)生模塊的輸出 端與第二級復(fù)數(shù)調(diào)制處理模塊的輸入端連接，另一個單通道NC0產(chǎn)生模塊的輸 出端與第三級正交調(diào)制處理模塊的輸入端連接。
7、 根據(jù)權(quán)利要求2或3所述的基于數(shù)字中頻技術(shù)的多載波發(fā)射機，其特征在于，所述第一級復(fù)數(shù)調(diào)制和信號累加處理模塊包括多個調(diào)制累加模塊，所述 調(diào)制累加模塊包括NCO信號延時處理模塊、內(nèi)插濾波器后I、 Q信號延時處理模 塊、乘法器、混頻后I、 Q信號延時處理模塊、累加器和累加后I、 Q信號延時 處理模塊；所述多通道NC0產(chǎn)生模塊與多個調(diào)制累加模塊的NC0信號延時處理 模塊、乘法器、混頻后I、 Q信號延時處理模塊、累加器與累加后I、 Q信號延 時處理模塊依次連接；所述第一級內(nèi)插濾波器組與多個調(diào)制累加模塊的I、 Q信 號延時處理模塊、乘法器、混頻后I、 Q信號延時處理模塊、累加器與累加后I、 Q信號延時處理模塊依次連接；所述前一調(diào)制累加模塊中的累加后I、 Q信號延 時處理模塊與后一調(diào)制累加模塊中的累加器連接。
8、 根據(jù)權(quán)利要求2或3所述的基于數(shù)字中頻技術(shù)的多載波發(fā)射機，其特征 在于，所述第一級內(nèi)插濾波器組或第二級內(nèi)插濾波器組由一個、兩個或三個內(nèi) 插濾波器組成；所述內(nèi)插濾波器是FIR、 IIR、 CIC或半帶內(nèi)插濾波器。
9、 根據(jù)權(quán)利要求2或3所述的基于數(shù)字中頻技術(shù)的多載波發(fā)射機，其特征 在于，所述第二級復(fù)數(shù)調(diào)制處理模塊包括4個乘法器和2個加法器，所述4乘 法器分別與第二級內(nèi)插濾波器組的I、 Q信號輸出端和一單通道NCO產(chǎn)生模塊連 接，其中2個乘法器輸出端并連在一加法器上，另外2個乘法器輸出端并連在 另一加法器上；所述第三級正交調(diào)制處理模塊包括2個乘法器和1個減法器， 所述2乘法器之間并連有減法器、另一單通道NC0產(chǎn)生模塊。所述第三級正交 調(diào)制處理模塊的一乘法器的輸入端與第二級復(fù)數(shù)調(diào)制處理模塊的一乘法器輸出 端連接，所述第三級正交調(diào)制處理模塊的另一乘法器的輸入端與第二級復(fù)數(shù)調(diào) 制處理模塊的另 一乘法器輸出端連接。
專利摘要本實用新型公開了一種基于數(shù)字中頻技術(shù)的多載波發(fā)射機，包括D/A轉(zhuǎn)換器、射頻發(fā)射子系統(tǒng)、時鐘子系統(tǒng)、微芯片控制子系統(tǒng)及PC機，基帶I、Q信號發(fā)生器、多載波數(shù)字上變頻子系統(tǒng)，所述基帶I、Q信號發(fā)生器子系統(tǒng)依次通過多載波數(shù)字上變頻子系統(tǒng)、D/A轉(zhuǎn)換器與射頻發(fā)射子系統(tǒng)相連，所述PC機與基帶I、Q信號發(fā)生、多載波數(shù)字上變頻子系統(tǒng)、D/A轉(zhuǎn)換器、射頻發(fā)射子系統(tǒng)、時鐘子系統(tǒng)、微芯片控制子系統(tǒng)同時連接，所述微芯片控制子系統(tǒng)與PC機、基帶I、Q信號發(fā)生、多載波數(shù)字上變頻子系統(tǒng)、D/A轉(zhuǎn)換器、射頻發(fā)射子系統(tǒng)、時鐘子系統(tǒng)同時連接。本實用新型有效提高了發(fā)射機的性能、大大增加了系統(tǒng)的靈活性和可擴展性，使得系統(tǒng)具有很好的可行性，易于實現(xiàn)小型化、低功耗的發(fā)射機。
文檔編號H04L27/26GK201114160SQ20072005505
公開日2008年9月10日 申請日期2007年7月31日 優(yōu)先權(quán)日2007年7月31日
發(fā)明者張遠見, 楊林軍, 胡應(yīng)添 申請人:京信通信系統(tǒng)(中國)有限公司