專利名稱：用于形成信號的邊沿的方法以及用于總線系統(tǒng)的發(fā)射器/接收器模塊的制作方法
技術領域：
本發(fā)明涉及一種用于形成信號的邊沿的方法以及一種用于總線系統(tǒng)的發(fā)射器/接收器模塊。
背景技術：
在非屏蔽的總線系統(tǒng)中，為了減少高頻的干擾輻射，借助用于信號傳輸?shù)陌l(fā)射器/接收器模塊來形成待傳輸?shù)男盘柕倪呇?。所述發(fā)射器/接收器模塊亦被稱為收發(fā)器或者總線驅動器。當輸出到總線上的信號的邊沿陡度減小時，由該信號引起的干擾輻射也相應地減小。
然而，在小邊沿陡度的情況下，對耦合的高頻干擾信號的靈敏度增大了。這一方面在于，在慢的信號邊沿的情況下，當存在高頻干擾時，信號接收器能夠多次在不同的邏輯電平之間進行轉換，因為在慢的上升或下降時多次超過或者低于對應于邏輯電平的信號閾值。 一個另外的原因在于發(fā)射器/接收器模塊的邊沿成形電路的干擾靈敏度。

發(fā)明內(nèi)容
本發(fā)明的任務在于，提供一種用于形成被輸出到總線系統(tǒng)的總線上的信號的邊沿的方法，以及提供一種用于總線系統(tǒng)的發(fā)射器/接收器模塊，該發(fā)身寸器/接收器模塊確保該總線系統(tǒng)的高干擾靈敏度。
本發(fā)明通過具有權利要求1的特征的、用于形成信號的邊沿的方法以
及具有權利要求10的特征的發(fā)射器/接收器模塊來解決該任務。
所述用于形成被輸出到總線系統(tǒng)的總線上的信號的邊沿的方法包括如
下步驟求得總線系統(tǒng)的總線上的.高頻(HF)干擾電平；當總線上的高頻干擾電平增大時，增大輸出信號的邊沿陡度；并且當總線上的高頻干擾電
平減小時，減小輸出信號的邊沿陡度。根據(jù)本發(fā)明，當存在高頻干擾電平或者高頻干擾時增大邊沿陡度，由此防止或者減少了在信號或者信號邊沿的接收器中的多次轉換，因為信號邊沿的持續(xù)時間減小了。
在該方法的一個進一步構型中，邊沿陡度連續(xù)地隨著總線上增大的高頻干擾電平而增大。為此，例如連續(xù)地隨著增大的高頻干擾電平而增大用于驅動晶體管的柵極端子的控制電流，該驅動晶體管用于輸出總線上的信號，由此該驅動晶體管能夠更快速地或者更生硬地在導通狀態(tài)和截止狀態(tài)之間進行轉換?？商娲兀敻哳l干擾電平超過至少一個第一高頻干擾電平閾值時，邊沿陡度逐步地從第一邊沿陡度值增大到至少一個第二邊沿陡度值。
在該方法的一個進一步構型中，為了求得高頻干擾電平，考慮在
500kHz至5GHz，優(yōu)選地在900kHz至3GHz，特別優(yōu)選地在1MHz至lGHz的頻率范圍內(nèi)的干擾信號的頻率。
在該方法的一個進一步構型中，求得所述高頻干擾電平包括對存在于總線上的高頻干擾信號進行整流。優(yōu)選地，求得該高頻干擾電平還包括對整流后的高頻干擾信號進行濾波，尤其是由整流后的高頻干擾信號形成一個平均值。通過該方式能夠可靠地求得高頻干擾電平。
在該方法的一個進一步構型中，在增大信號的邊沿陡度時將上升的信號邊沿和/或下降的信號邊沿延遲一個這樣的持續(xù)時間，使得對于信號的接收器而言上升的信號邊沿和/或該下降的信號邊沿能夠在不變的時刻被接收到。換言之，這樣地調(diào)節(jié)該持續(xù)時間，使得接收器察覺不到邊沿陡度的改變。如果在邊沿陡度增大時沒有延遲該信號，那么在接收器中會提前檢測到電平變化，由此可能違反總線系統(tǒng)的時序規(guī)范。這通過信號邊沿的延遲來有效地防止。當由于高頻干擾電平的減小而導致邊沿陡度減小時，相應地再減少延遲持續(xù)時間。為此，例如在增大信號的邊沿陡度時，將上升的信號邊沿和/或下降的信號邊沿延遲一個持續(xù)時間，使得具有增大的邊沿陡度的信號邊沿與具有通常的邊沿陡度的信號的信號邊沿在同一時刻達到一個對應于一個邏輯電平的閾值。
在該方法的一個進一步構型中，所述總線系統(tǒng)為本地互聯(lián)網(wǎng)絡(LIN)總線系統(tǒng)。關于其特性和規(guī)范可以參考相關的標準和相關的文獻資料。
根據(jù)本發(fā)明的、用于總線系統(tǒng)的發(fā)射器/接收器模塊包括一個驅動晶體管、 一個用于該驅動晶體管的控制單元以及一個高頻干擾探測器，該驅動晶體管連接在總線系統(tǒng)的總線和參考電位之間并且用于輸出總線上的信號。所述高頻干擾探測器被這樣構造，使得它求得總線系統(tǒng)的總線上的高頻干擾電平。所述控制單元被這樣構造，使得它根據(jù)所求得的高頻干擾電平來這樣地控制所述驅動晶體管，使得當總線上的高頻干擾電平增大時，輸出信號的邊沿陡度增大，并且當總線上的高頻干擾電平減小時，輸出信號的邊沿陡度減小。
在該發(fā)射器/接收器模塊的一個進一步構型中，設置一個連接在供電電壓和驅動晶體管的柵極端子之間的第一可控電流源以及一個連接在該驅動晶體管的柵極端子與參考電位之間的第二可控電流源。這些可控電流源用于對驅動晶體管的柵極電極確定地進行充電或放電，由此例如在沒有高頻干擾的工作狀態(tài)中能夠獲得所期望的邊沿形狀。所述第一和第二可控電流源可以是所述控制單元的一部分和/或與該控制單元分離地構造并且僅由該控制單元控制。優(yōu)選地，在驅動晶體管的柵極端子和第一可控電流源和第二可控電流源之間連接一個濾波器，尤其是一個低通濾波器，用于抑制干擾。該濾波器防止了總線上的干擾影響可控電流源的功能，因為這些干擾被濾波器抑制了。
在該發(fā)射器/接收器模塊的一個進一步構型中，該發(fā)射器/接收器模塊包括一個連接在供電電壓和驅動晶體管的柵極端子之間的第三可控電流源以及一個連接在該驅動晶體管的柵極端子和參考電位之間的第四可控電流源，其中，所述第三可控電流源和所述第四可控電流源由所述控制單元控制，用于改變輸出信號的邊沿陡度。在這種情況下，例如所述第一和第二可控電流源能夠實現(xiàn)無高頻干擾的工作狀態(tài)，其中，如果檢測到高頻干擾，那么所述第三和第四電流源與所述第一和第二電流源并行地負責邊沿陡度的增大。
在該發(fā)射器/接收器模塊的一個進一步構型中，該發(fā)射器/接收器模塊包括一個延遲單元，該延遲單元被構造成在增大信號的邊沿陡度時將上升的信號邊沿和/或下降的信號邊沿延遲一個這樣的持續(xù)時間，使得對于信號的接收器而言上升的信號邊沿和/或下降的信號邊沿能夠在不變的時刻被接收到。優(yōu)選地，該延遲單元被構造成在增大邊沿陡度時將上升的信號邊沿和/或下降的信號邊沿延遲一個持續(xù)時間，使得具有增大的邊沿陡度的信號邊沿與具有通常的邊沿陡度的信號的信號邊沿在同一時刻達到一個對應于
一個邏輯電平的閾值。
在該發(fā)射器/接收器模塊的一個進一步構型中，所述高頻干擾探測器包括一個整流器，該整流器對存在于總線上的高頻干擾信號進行整流。優(yōu)選地，該高頻干擾探測器包括一個濾波器，該濾波器對整流后的高頻干擾信號進行濾波。優(yōu)選地，該濾波器包括一個平均器，該平均器由整流后的高頻干擾信號形成一個平均值。
所述總線系統(tǒng)優(yōu)選地是LIN總線系統(tǒng)，其中，所述發(fā)射器/接收器模塊構成一個LIN總線驅動器或者一個LIN收發(fā)器。


以下參照附圖對本發(fā)明進行描述。在此示意性地示出
圖l:用于LIN總線系統(tǒng)的發(fā)射器/接收器模塊的電路圖，
圖2:由圖1的發(fā)射器/接收器模塊產(chǎn)生的信號的信號波形，以及
圖3:圖1的發(fā)射器/接收器模塊的高頻干擾探測器的電路圖。
具體實施例方式
圖1示出了用于LIN總線系統(tǒng)的發(fā)射器/接收器模塊TR的電路圖。該發(fā)射器/接收器模塊TR包括一個MOS驅動晶體管Tl ，該MOS驅動晶體管Tl以傳統(tǒng)的方式與一個反極性保護二極管Dl串聯(lián)在總線系統(tǒng)的總線BL和參考電位GND之間，并且該MOS驅動晶體管Tl用于輸出總線BL上的信號。除了所示出的組件D1和T1之外，還可以存在其它的、未示出的組件，如果這些組件是必需的話。對此，同樣可以參考LIN總線規(guī)范和相關的文獻資料。
出于清楚的目的，在所示的發(fā)射器/接收器模塊TR中僅示出了根據(jù)本發(fā)明的發(fā)射路徑。接收路徑可以采用傳統(tǒng)的方式方法來實施。
發(fā)射器/接收器模塊TR包括一個輸入端子TX，在該輸入端子TX上例如連接了一個未示出的微控制器的一個端口。施加在輸入端子TX上的信號通過發(fā)射器/接收器模塊TR輸出到LIN總線上。
控制單元AE用于控制驅動晶體管Tl。該控制單元AE被這樣構造，使得該控制單元根據(jù)一個求得的總線BL上的高頻干擾電平這樣地控制驅動晶體管Tl,使得當總線BL上的高頻干擾電平增大時，由驅動晶體管T1產(chǎn)生的信號的邊沿陡度增大，并且當總線BL上的高頻干擾電平減小時，所產(chǎn)生的信號的邊沿陡度減小。
為此，控制單元AE包括一個高頻干擾探測器HFD，該高頻干擾探測器HFD被這樣構造，使得它求得總線系統(tǒng)的總線BL上的高頻干擾電平。高頻干擾探測器HFD在圖1所示的實施例中被表示為控制單元AE的一部分，然而，該高頻干擾探測器HFD也可以與控制單元AE分離地設置。
此外，控制單元AE包括一個第一可控電流源SQ1、 一個第一開關裝置Sl和一個低通濾波器TP，它們串聯(lián)在供電電壓VCC和驅動晶體管Tl的柵極端子之間。 一個第二可控電流源SQ2、 一個開關裝置S2和低通濾波器TP串聯(lián)在驅動晶體管Tl的柵極端子和參考電位GND之間。低通濾波器TP用于抑制總線BL上的高頻干擾，這些高頻干擾通過晶體管T1，尤其是通過晶體管Tl的柵極-漏極電容和晶體管Tl的柵極-源極電容耦合。因此，低通濾波器TP保護了所示的電路裝置，尤其保護了元件SQ1/S1和SQ2/S2免受總線BL上的高頻干擾的影響。
開關裝置Sl和S2用于在晶體管Tl的柵極端子的充電過程期間或放電過程期間將電流源SQ1或SQ2與晶體管Tl的柵極端子分離。根據(jù)施加在輸入端子TX上的信號UTX交替地打開或閉合開關裝置Sl和S2，也就是說，在充電過程中，開關裝置S1被閉合而開關裝置S2被打開，而在放電過程中，開關裝置S1被打開而開關裝置S2被閉合，由此電荷被轉移到晶體管Tl的柵極端子中或者電荷被從該柵極端子中取出。電流源SQ1和SQ2在信號由低電平到高電平或者由高電平到低電平的轉換過程期間為晶體管T1的柵極端子提供充電電流或者放電電流，從而得到輸出在總線BL上的信號的所期望的邊沿形狀，該邊沿形狀僅引起少量的干擾輻射。在這種情況下，如此產(chǎn)生或者輸出的信號的邊沿陡度是相對小的。
為了在存在顯著的高頻干擾電平的情況下增大信號的邊沿陡度，設置一個第三可控電流源SQ3和一個開關裝置S3，它們串聯(lián)在供電電壓VCC和驅動晶體管T1的柵極端子之間6相應地設置一個開關裝置S4和一個第四可控電流源SQ4，它們連接在驅動晶體管Tl的柵極端子和參考電位GND
10之間。第三可控電流源SQ3和第四可控電流源SQ4由控制單元AE的高頻干擾探測器HFD控制，以便借助信號US來改變輸出信號的邊沿陡度，也就是說，按照控制信號US根據(jù)由高頻干擾探測器HFD檢測到的高頻干擾電平來增大或者減小由電流源SQ3或SQ4提供的充電電流或放電電流的電流強度。
與開關裝置Sl和S2類似，開關裝置S3和S4用于在充電過程期間或放電過程期間將電流源SQ3或SQ4與晶體管Tl的柵極端子分離。根據(jù)施加在輸入端子TX上的信號UTX來打開或閉合開關裝置S3和S4，其中，因為在輸入端子TX和開關裝置S3和S4之間連接了一個延遲單元VE，所以開關裝置S3和S4相對于開關裝置Sl和S2被延遲地控制。
延遲單元VE用于在增大信號的邊沿陡度時將上升的信號邊沿和下降的信號邊沿延遲這樣的持續(xù)時間tvl或tv2 (見圖2)，使得對于信號的接收器而言上升的信號邊沿和下降的信號邊沿能夠在不變的時刻被接收到。換言之，這樣地調(diào)節(jié)由延遲單元VE產(chǎn)生的延遲持續(xù)時間tvl和tv2，使得接收器察覺不到邊沿陡度的改變。如果在增大信號陡度時沒有延遲該信號，那么在接收器中會提前檢測到電平變化，由此可能會違反總線系統(tǒng)的時序規(guī)范。這通過延遲信號邊沿來有效地防止。
在所示出的實施例中，上升邊沿的延遲持續(xù)時間tvl不同于下降邊沿的延遲持續(xù)時間tv2。可選地，可以根據(jù)高頻干擾電平動態(tài)地調(diào)節(jié)延遲持續(xù)時間tvl和tv2，也就是說，當由于高頻干擾電平的減小而導致邊沿陡度減小時，相應地減小延遲持續(xù)時間tvl和tv2，當由于高頻干擾電平的增大而導致邊沿陡度增大時，相應地增大延遲持續(xù)時間tvl和tv2。優(yōu)選地，延遲持續(xù)時間tvl和tv2為常數(shù)。
如果通過高頻干擾探測器HFD檢測到總線BL上的顯著的高頻干擾電平，那么該高頻干擾探測器HFD這樣地控制電流源SQ3和SQ4，使得電流源SQ3和SQ4分別提供比由電流源SQ1和SQ2提供的電流大得多的電流。這導致在由延遲單元VE產(chǎn)生的延遲持續(xù)時間tvl或tv2的過程之后，如果開關裝置S3或S4被閉合，那么晶體管Tl的柵極端子被快得多地充電或放電，由此使得輸出信號的邊沿陡度顯著地增大。如果高頻干擾電平超過了至少一個第一高頻干擾電平閾值，那么由電流源SQ3和SQ4提供的電流能夠連續(xù)地隨著增大的高頻干擾電平而增大，或者逐步地從一個第一邊沿陡度值增大到至少一個第二邊沿陡度值。
增大的邊沿陡度導致總線BL上的千擾在信號邊沿期間不會導致接收器中不受控制的轉換。
在圖1中示出的控制部分SQ1/S1和SQ2/S2以及SQ3/S3和SQ4/S4是
用于說明控制原理的。應當理解，可以存在其它的、對于本領域的技術人員而言是公知的、未示出的組件。
圖2示出了總線BL上的電壓UBL的信號波形，該信號波形是由發(fā)射器/接收器模塊TR根據(jù)一個施加在輸入端TX上的電壓UTX產(chǎn)生的。如果高頻探測器HFD沒有檢測到總線BL上的高頻干擾，那么得到一個具有小的邊沿陡度的信號波形UBL1。該信號波形UBL1導致總線BL上的少量的干擾輻射。
然而，如果高頻干擾探測器HFD檢測到總線BL上的顯著的高頻干擾，那么該高頻干擾探測器HFD這樣地控制電流源SQ3和SQ4，使得電流源SQ3和SQ4提供顯著增大的充電電流或放電電流。在此情況下得到的信號UBL2具有大得多的邊沿陡度，由此易受干擾性顯著下降。
延遲單元VE將開關S3或S4的閉合相對于輸入信號UTX的上升邊沿或下降邊沿延遲了持續(xù)時間tvl或tv2，從而使得未示出的接收器察覺不到邊沿陡度的改變。延遲持續(xù)時間tvl或tv2被延遲單元VE這樣地調(diào)節(jié)，使得信號UBL1和信號UBL2同時達到一個閾值或開關電平SP。開關電平SP對應于一個邏輯電平，也就是說，如果信號UBL1或UBL2超過開關電平SP，那么在接收器中識別一個第二邏輯值，并且如果信號UBL1或UBL2低于開關電平SP，那么在接收器中識別一個第二邏輯值。對于上升邊沿和下降邊沿也可以確定不同的開關電平或閾值。
圖3示出了圖1的發(fā)射器/接收器模塊TR的高頻干擾探測器HFD的電路圖。
高頻干擾探測器HFD包括電容器Cl和C2，它們連接在總線BL和參考電位GND之間并且構成了一個電容式的分壓器。 一個電流源SQ5、 一個NMOS晶體管N1和一個NMOS晶體管N3串聯(lián)在供電電壓VCC和參考電位GND之間。 一個NMOS晶體管N2和一個NMOS晶體管N4串聯(lián)在供
12電電壓VCC和參考電位GND之間。晶體管Nl的漏極端子和柵極端子相互連接。晶體管N1和N2的柵極端子相互連接。晶體管N3的漏極端子和柵極端子相互連接。晶體管N3和N4的柵極端子相互連接。
一個PMOS晶體管P0和一個NMOS晶體管N5連接在供電電壓VCC和參考電位GND之間。晶體管PO的柵極端子和源極端子相互連接。 一個電流源SQ6與晶體管P0的漏極-源極路徑并聯(lián)。第一電容器Cl和第二電容器C2的連接節(jié)點與晶體管N2和晶體管N4的連接節(jié)點以及晶體管N5的柵極端子相連接。
一個PMOS晶體管P1和一個NMOS晶體管NIO串聯(lián)在供電電壓VCC和參考電位GND之間。晶體管P0和P1的柵極端子相互連接。晶體管NIO的漏極端子和柵極端子相互連接。
一個PMOS晶體管P2、 一個開關裝置S5、 一個開關裝置S6和一個NMOS晶體管Nll串聯(lián)在供電電壓VCC和參考電位GND之間。在開關裝置S5和S6的連接節(jié)點KN1上施加用于可控電流源SQ3和SQ4的控制信號USo
開關裝置S5和S6由控制電壓UTX控制，其中，要么開關裝置S5是閉合的并且開關裝置S6是打開的，要么開關裝置S5是打開的并且開關裝置S6是閉合的。
晶體管N1至N5構成所謂的"跨導線性環(huán)"。在假定晶體管N1至N5全部相同的情況下，晶體管N5的漏極電流與電流源SQ5的電流相同。如果電流源SQ5和SQ6相同，那么沒有電流流入由晶體管P0至P2構成的電流庫(Strombank)的輸入端。
總線BL上的高頻干擾通過由電容器Cl和C2組成的電容式分壓器被輸送到晶體管N5的柵極上。在負方向上，晶體管N2的源極鉗位電壓。在正方向上，晶體管N2是高阻的。通過此整流效應升高了晶體管N5的柵極電位?，F(xiàn)在，晶體管N5的漏極電流要比電流源SQ6的電流大得多，并且由此得到的差分電流流入PMOS電流庫的輸入端晶體管PO。
晶體管P2為驅動晶體管T1的柵極端子提供充電電流，并且晶體管P1和由晶體管N10和N11構成的電流鏡產(chǎn)生相應的放電電流。
所示出的高頻干擾探測器HFD的電路裝置首先起峰值整流器的作用，該峰值整流器對存在于總線上的高頻千擾信號進行整流。接著，例如借助一個低通濾波器和/或一個平均器對整流后的信號進行濾波。在求取信號US
時，該濾波器考慮1MHz至lGHz'頻率范圍內(nèi)的干擾信號。
權利要求
1.一種用于形成信號(UBL1，UBL2)的邊沿的方法，所述信號被輸出在一總線系統(tǒng)的總線(BL)上，其特征在于如下步驟求得所述總線系統(tǒng)的所述總線(BL)上的一高頻干擾電平，當所述總線(BL)上的所述高頻干擾電平增大時，增大所述輸出信號(UBL1，UBL2)的邊沿陡度，以及當所述總線(BL)上的所述高頻干擾電平減小時，減小所述輸出信號(UBL1，UBL2)的邊沿陡度。
2. 根據(jù)權利要求1所述的方法，其特征在于，所述邊沿陡度連續(xù)地隨著所 述總線(BL)上增大的高頻干擾電平而增大。
3. 根據(jù)權利要求1所述的方法，其特征在于，當所述高頻干擾電平超過至 少一個第一高頻干擾電平閾值時，使所述邊沿陡度逐步地從一第一邊沿陡 度值增大到至少一個第二邊沿陡度值。
4. 根據(jù)以上權利要求中任一項所述的方法，其特征在于，為了求得所述高 頻千擾電平，考慮在500kHz至5QHz，優(yōu)選地在900kHz至3GHz，特別優(yōu) 選地在lMHz至lGHz的頻率范圍內(nèi)的干擾信號的頻率。
5. 根據(jù)以上權利要求中任一項所述的方法，其特征在于，所述高頻干擾電 平的所述求得包括如下步驟對存在于所述總線(BL)上的高頻干擾信號進行整流。
6. 根據(jù)權利要求5所述的方法，其特征在于，所述高頻干擾電平的所述求 得包括如下步驟對所述整流后的高頻干擾信號進行濾波，尤其是由所述整流后的高頻 干擾信號形成一平均值。
7. 根據(jù)以上權利要求中任一項所述的方法，其特征在于，在增大所述信號 的邊沿陡度時將一上升的信號邊沿和/或一下降的信號邊沿延遲一個這樣 的持續(xù)時間(tvl， tv2)，使得對于所述信號的接收器而言所述上升的信號 邊沿和/或所述下降的信號邊沿能夠在一不變的時刻被接收到。
8. 根據(jù)以上權利要求中任一項所述的方法，其特征在于，在增大所述信號 的邊沿陡度時將一上升的信號邊沿和/或一下降的信號邊沿延遲一持續(xù)時 間(tvl， tv2)，使得具有增大的邊沿陡度的一信號(UBL2)的信號邊沿與 具有通常的邊沿陡度的一信號(UBL1)的信號邊沿在同一時刻達到一閾值(SP)，該閾值對應于一邏輯電平。
9. 根據(jù)以上權利要求中任一項所述的方法，其特征在于，所述總線系統(tǒng)為 一LIN總線系統(tǒng)。
10. —種用于一總線系統(tǒng)的發(fā)射器/接收器模塊(TR)，其包括 一驅動晶體管(Tl)，該驅動晶體管連接在所述總線系統(tǒng)的一總線(BL)和一參考電位(GND)之間并且該驅動晶體管用于輸出該總線(BL)上的 信號(UBL1， UBL2)，以及一用于所述驅動晶體管(Tl)的控制單元(AE)， 其特征在于 '一高頻干擾探測器(HFD)，該高頻干擾探測器被這樣構造，使得它求 得所述總線系統(tǒng)的總線(BL)上的一高頻干擾電平，其中所述控制單元(AE)被這樣構造，使得它根據(jù)所述求得的高頻干擾電 平這樣地控制所述驅動晶體管(Tl)，使得當所述總線(BL)上的所述高頻干擾電平增大時，所述輸出信號 (UBL1， UBL2)的邊沿陡度增大，以及當所述總線(BL)上的所述高頻干擾電平減小時，所述輸出信號 (UBL1， UBL2)的邊沿陡度減小。
11. 根據(jù)權利要求10所述的發(fā)射器/接收器模塊，其特征在于，一第一可控電流源(SQ1)，該第一可控電流源連接在一供電電壓 (VCC)和所述驅動晶體管(Tl)的一柵極端子之間，以及一第二可控電流源(SQ2)，該第二可控電流源連接在所述驅動晶體管 (Tl)的所述柵極端子和一參考電位(GND)之間。
12. 根據(jù)權利要求11所述的發(fā)射器/接收器模塊，其特征在于，在所述驅動 晶體管(Tl)的所述柵極端子與所述第一可控電流源(SQ1)和所述第二 可控電流源(SQ2)之間連接了一濾波器，尤其是一低通濾波器(TP)，以 便抑制干擾。
13. 根據(jù)權利要求10至12中任」項所述的發(fā)射器/接收器模塊，其特征在 于，一第三可控電流源(SQ3)，該第三可控電流源連接在一供電電壓 (VCC)和所述驅動晶體管(Tl)的一柵極端子之間，以及一第四可控電流源(SQ4)，該第四可控電流源連接在所述驅動晶體管 (Tl)的所述柵極端子和一參考電位(GND)之間，其中，所述第三可控電流源(SQ3)和所述第四可控電流源(SQ4)由所述控 制單元(AE)控制，以便改變所述輸出信號(UBL1， UBL2)的邊沿陡度。
14. 根據(jù)權利要求10至13中任一項所述的發(fā)射器/接收器模塊，其特征在 于一延遲單元(VE)，該延遲單元被這樣構造，使得在所述信號(UBL1， UBL2)的邊沿陡度增大時一上升的信號邊沿和/或一下降的信號邊沿被延 遲一個這樣的持續(xù)時間(tvl， tv2)，使得對于所述信號(UBL1， UBL2) 的接收器而言該上升的信號邊沿和/或該下降的信號邊沿能夠在一不變的 時刻被接收到。
15. 根據(jù)權利要求10至14中任一項所述的發(fā)射器/接收器模塊，其特征在 于一延遲單元(VE)，該延遲單元被這樣構造，使得它在所述信號(UBL1， UBL2)的邊沿陡度增大時將一上升的信號邊沿和/或一下降的信號邊沿延 遲一持續(xù)時間(tvl， tv2)，使得具有增大的邊沿陡度的一信號(UBL2)的信號邊沿與具有通常的邊沿陡度的一信號(UBL1)的信號邊沿在同一時刻 達到一閾值(SP)，該閾值對應于二邏輯電平。
16. 根據(jù)權利要求10至15中任一項所述的發(fā)射器/接收器模塊，其特征在 于，所述高頻干擾探測器(HFD)包括一整流器，該整流器對存在于所述總線(BL)上的高頻千擾信號進行 整流。
17. 根據(jù)權利要求16所述的發(fā)射器/接收器模塊，其特征在于，所述高頻 千擾探測器(HFD)包括一濾波器，該濾波器對所述整流后的高頻干擾信號濾波。
18. 根據(jù)權利要求17所述的發(fā)射器/接收器模塊，其特征在于，所述濾波 器包括一平均器，該平均器由所述整流后的高頻干擾信號形成一平均值。
19. 根據(jù)權利要求10至18中任一項所述的發(fā)射器/接收器模塊，其特征在 于，所述總線系統(tǒng)為一LIN總線系統(tǒng)，其中，所述發(fā)射器/接收器模塊構成 一LIN總線驅動器(TR)。
全文摘要
本發(fā)明涉及一種用于形成信號的邊沿的方法以及一種用于總線系統(tǒng)的發(fā)射器/接收器模塊。該用于總線系統(tǒng)的發(fā)射器/接收器模塊(TR)包括一個驅動晶體管(T1)、一個用于該驅動晶體管(T1)的控制單元(AE)以及一個高頻干擾探測器(HFD)，該驅動晶體管(T1)連接在總線系統(tǒng)的一總線(BL)和一參考電位(GND)之間并且用于輸出總線(BL)上的信號(UBL)，該高頻干擾探測器(HFD)被這樣構造，使得它求得總線系統(tǒng)的總線(BL)上的高頻干擾電平，其中，控制單元(AE)被這樣構造，使得它根據(jù)求得的高頻干擾電平來這樣地控制驅動晶體管(T1)，使得當總線(BL)上的高頻干擾電平增大時，輸出信號的邊沿陡度增大，并且當總線(BL)上的高頻干擾信號減小時，輸出信號的邊沿陡度減小。本發(fā)明例如可以被用于總線系統(tǒng)。
文檔編號H04L25/08GK101584169SQ200780049228
公開日2009年11月18日 申請日期2007年11月30日 優(yōu)先權日2006年12月4日
發(fā)明者A·潘維茨, F·利伯曼 申請人:Atmel德國有限公司