專(zhuān)利名稱(chēng)：一種用于正交頻分多址的同步裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型公開(kāi)了一種用于正交頻分多址的定時(shí)以及頻偏同步裝置，特別適用于
連續(xù)數(shù)據(jù)傳輸、通信監(jiān)測(cè)、無(wú)線電信號(hào)偵察等領(lǐng)域多用戶寬帶傳輸系統(tǒng)中的同步參數(shù)估計(jì)。
背景技術(shù)：
傳統(tǒng)的OF匿定時(shí)方法通過(guò)構(gòu)造特殊碼字的訓(xùn)練序列來(lái)實(shí)現(xiàn)定時(shí)同步，但該方式無(wú)法對(duì)多用戶同時(shí)進(jìn)行定時(shí)。測(cè)距定時(shí)方法具有性能穩(wěn)健、精度高的特點(diǎn)，但需要大范圍全域搜索，運(yùn)算復(fù)雜度較高，從工程的實(shí)現(xiàn)性上考慮，需要消耗較多的資源和時(shí)間，不利于系統(tǒng)實(shí)現(xiàn)。 —般來(lái)說(shuō)，OF匿頻偏估計(jì)方案是通過(guò)做擴(kuò)頻訓(xùn)練序列的相關(guān)來(lái)實(shí)現(xiàn)估計(jì)，具有性能穩(wěn)健、精度高的特點(diǎn)，但在多用戶情況下，易受到多址干擾的影響，而傳統(tǒng)直接的最大似然方法收斂速度慢，計(jì)算復(fù)雜度高的特點(diǎn)，也不利于這類(lèi)方法的工程實(shí)現(xiàn)。因此，需要一種快速高效穩(wěn)健的工程實(shí)現(xiàn)方案來(lái)進(jìn)行多用戶頻偏的聯(lián)合估計(jì)。

實(shí)用新型內(nèi)容本實(shí)用新型的目的在于避免上述背景技術(shù)中的不足之處而提供一種收斂速度快、估計(jì)精度高的定時(shí)及頻偏同步估計(jì)裝置。本實(shí)用新型可以同時(shí)完成通信鏈路上行過(guò)程中的定時(shí)與頻偏估計(jì)要求，具有集成化程度高、體積小、收斂速度快且精度高等特點(diǎn)。[0005] 本實(shí)用新型的目的是這樣實(shí)現(xiàn)的 它包括循環(huán)前綴分離單元、FFT模塊、多用戶數(shù)據(jù)分離單元、頻率偏移估計(jì)單元、測(cè)距定時(shí)估計(jì)單元、消息處理單元、電源；所述的循環(huán)前綴分離單元的輸入端口 1、2分別與A/D采樣輸出的信息碼流1、信息碼流Q即A、 B端口相連，其輸出端口 3、4分別與FFT模塊的1、2相連，循環(huán)前綴分離單元將得到的離散數(shù)據(jù)碼流I、碼流Q中的循環(huán)前綴部分進(jìn)行分離；FFT模2的輸出端口 3、4分別與多用戶數(shù)據(jù)分離器的輸入端口 1、2以及測(cè)距定時(shí)估計(jì)單元的輸入端口 1、2相連；多用戶數(shù)據(jù)分離器的輸出端口 3、4分別與外部輸出端口 C、D相連；測(cè)距定時(shí)估計(jì)單元的輸入端口 1、2分別與FFT模塊的輸出端口 3、4相連，由FFT模塊提供頻域數(shù)據(jù)，其輸出端口 3與消息處理單元的輸入端口 2相連；頻率偏移估計(jì)單元的輸入端口1、2分別與A/D采樣輸出的信息碼流I、Q即A、B端口相連，由A/D輸出直接得到時(shí)域數(shù)據(jù)，頻率偏移估計(jì)單元的輸出端口 3與消息處理單元的輸入端口 1相連；測(cè)距定時(shí)估計(jì)單元的輸出端口 3與消息處理單元的輸入端口 2相連；消息處理單元的輸出端口 3與外部輸出端口 E相連，處理后的數(shù)據(jù)作為同步信息送出，電源的輸出+￥端與各部件響應(yīng)電源端并接，提供各個(gè)部件所需電源。 本實(shí)用新型的測(cè)距定時(shí)估計(jì)單元包括本地消息處理單元、第一數(shù)據(jù)緩存器、第二數(shù)據(jù)緩存器、第一移位寄存器、第二移位寄存器、第一互相關(guān)器、第二互相關(guān)器、粗定時(shí)處理單元、暫存器、自相關(guān)器、細(xì)定時(shí)處理單元、IFFT模塊、比較器，所述的本地消息處理單元的輸入端口 1信息由上行同步控制信息給出；第一數(shù)據(jù)緩存器的輸入端1、2與FFT模塊的輸出端3、4相連，得到頻域數(shù)據(jù)碼流I、碼流Q;第一數(shù)據(jù)緩存器的輸出端3、4與第一移位寄存器的輸入端1、2相連，同時(shí)，第一數(shù)據(jù)緩存器的輸出端5、6與第一互相關(guān)器相連；第一移位寄存器的輸出端與第一互相關(guān)器的輸入端口 3、4相連；將原始數(shù)據(jù)與右移一位的數(shù)據(jù)在第一互相關(guān)器中進(jìn)行互相關(guān)運(yùn)算，其輸出端5、6與粗定時(shí)處理單元輸入端1、2相連；第二數(shù)據(jù)緩存器的輸入端1、2與本地消息處理單元輸出端口 2、3相連，得到本地訓(xùn)練序列信息碼流1、碼流Q ;第二數(shù)據(jù)緩存器的輸出端3、4與第二移位寄存器的輸入端1、2相連，同時(shí)，第二數(shù)據(jù)緩存器的輸出端5、6與第二互相關(guān)器相連；第二移位寄存器的輸出端與第二互相關(guān)器的輸入端口 3、4相連；將本地?cái)?shù)據(jù)與右移一位的數(shù)據(jù)在第二互相關(guān)器中進(jìn)行互相關(guān)運(yùn)算，其輸出端5、6與粗定時(shí)處理單元輸入端1、2相連；粗定時(shí)處理單元將接收到接收序列和本地序列碼流I、碼流Q進(jìn)行互相關(guān)處理，并通過(guò)查表得到不同用戶的粗定時(shí)數(shù)據(jù)，其輸出端5與暫存器輸入端口 l相連；暫存器的輸出端口 2與細(xì)定時(shí)處理單元的輸入端口 3相連；自相關(guān)器對(duì)數(shù)據(jù)進(jìn)行自相關(guān)操作，其輸入端1、2與FFT模塊的輸出端3、4相連；自相關(guān)器輸出端3、4與細(xì)定時(shí)處理單元的輸入端口 1、2相連；細(xì)定時(shí)處理單元將暫存器的粗定時(shí)信息進(jìn)行適合范圍的拓展，對(duì)相關(guān)序列進(jìn)行相位旋轉(zhuǎn)，其輸出端4、5與IFFT模塊的輸入端1、2相連；IFFT模塊的輸出端3、4與比較器的輸入端1、2相連；比較器通過(guò)對(duì)累積能量并比較尋找峰值找到定時(shí)的準(zhǔn)確位置，其輸出端3與消息處理單元的輸入端口 2相連；本地消息處理單元、第一數(shù)據(jù)緩存器、第二數(shù)據(jù)緩存器、第一移位寄存器、第二移位寄存器、第一互相關(guān)器、第二互相關(guān)器、粗定時(shí)處理單元、暫存器、自相關(guān)器、細(xì)定時(shí)處理單元、IFFT模塊、比較器各輸入端9腳與電源的輸出端+V電壓端連接，各輸入端10腳與接地端連接，電源提供各個(gè)模塊的工作電壓，地端將各個(gè)模塊接公共地端。 頻率偏移估計(jì)單元包括數(shù)據(jù)緩存器、矩陣形成單元、暫存器、MUSIC算法處理單元、粗頻偏存儲(chǔ)器、寄存器、最大似然估計(jì)器、判決器；所述的數(shù)據(jù)緩存器的輸入端與A/D采樣得到的時(shí)域數(shù)據(jù)碼流1、碼流Q即A、B端口相連，數(shù)據(jù)緩存器的輸出端3、4與矩陣形成單元的輸入端口 1、2相連；矩陣形成單元將原始時(shí)域數(shù)據(jù)轉(zhuǎn)化為矩陣形式，其輸出端口 3與暫存器輸入端1相連，矩陣形成單元的輸出端4與最大似然估計(jì)器的輸入端1相連；暫存器的輸出端2與MUSIC算法處理單元的輸入端1相連；MUSIC算法處理單元對(duì)形成的矩陣信息進(jìn)行矩陣運(yùn)算，得到多用戶的相對(duì)粗頻偏估計(jì)值，其輸出端2與粗頻偏存儲(chǔ)器的輸入端1相連；粗頻偏存儲(chǔ)器的輸出端2與寄存器的輸入端1相連；寄存器的輸出端3與最大似然估計(jì)器的輸入端口 2相連；最大似然估計(jì)器將得到矩陣形成單元的矩陣信息以寄存器中的頻偏信
息進(jìn)行適當(dāng)范圍的最大似然估計(jì)，并通過(guò)構(gòu)造投影矩陣以尋求精確頻偏的極值，其輸出端3與判決器的輸入端相連；判決器通過(guò)設(shè)置合適的門(mén)限得出當(dāng)前次迭代的頻偏估計(jì)值，以更
新寄存器內(nèi)的數(shù)值，其輸出端2與寄存器的輸入端2相連；經(jīng)若干次迭代后，判決器將符合門(mén)限頻偏估計(jì)值送入消息處理單元，其輸出端3與消息處理單元的輸入端1相連；數(shù)據(jù)緩存
器、矩陣形成單元、暫存器、MUSIC算法處理單元、粗頻偏存儲(chǔ)器、寄存器、最大似然估計(jì)器、判決器各輸入端9腳與電源的輸出端+V電壓端連接，各輸入端IO腳與接地端連接，電源提
供各個(gè)模塊的工作電壓，地端將各個(gè)模塊接公共地端。[0009] 本實(shí)用新型相比背景技術(shù)具有如下優(yōu)點(diǎn) 1.本實(shí)用新型采用了測(cè)距定時(shí)估計(jì)單元4，先利用相位差的相對(duì)旋轉(zhuǎn)得到不同用戶的定時(shí)偏移，再通過(guò)時(shí)域補(bǔ)償頻域進(jìn)行互相關(guān)的處理形式的兩步上行測(cè)距，在保證精度的前提下，大大縮短了運(yùn)算時(shí)間，節(jié)省了資源。 2.本實(shí)用新型還采用了頻率偏移估計(jì)單元5，利用基于空間譜估計(jì)的參數(shù)譜估計(jì) 方法和基于最大似然的投影迭代方法相結(jié)合的快速估計(jì)方法，實(shí)現(xiàn)對(duì)0F匿信號(hào)的多參數(shù) 估計(jì)，同時(shí)兼顧了多用戶聯(lián)合頻偏估計(jì)的收斂速度和精度。 3.本實(shí)用新型的主要部分采用大規(guī)?，F(xiàn)場(chǎng)可編程器件制作，可以通過(guò)設(shè)置工作參 數(shù)以滿足不同的應(yīng)用場(chǎng)景需要，設(shè)備配置靈活，結(jié)構(gòu)簡(jiǎn)單，成本低廉。

圖1是本實(shí)用新型的電原理圖； 圖2是本實(shí)用新型測(cè)距定時(shí)估計(jì)單元4實(shí)施例的電原理圖； 圖3是本實(shí)用新型頻率偏移估計(jì)單元5實(shí)施例的電原理圖。
具體實(shí)施方式
參照?qǐng)D1至圖3，本實(shí)用新型由循環(huán)前綴分離單元1、 FFT模塊2、多用戶數(shù)據(jù)分離 單元3、測(cè)距定時(shí)估計(jì)單元4、頻率偏移估計(jì)單元5、消息處理單元6、電源26組成。圖1是 本發(fā)明的電原理方框圖，實(shí)施例按圖1連接線路。其中循環(huán)前綴分離單元1的作用是對(duì)A/ D采樣即A、B端口輸出的信息碼流1、信息碼流Q的32點(diǎn)循環(huán)前綴進(jìn)行分離，將分離循環(huán)前 綴后的I、 Q兩路信號(hào)送入FFT模塊2 ;FFT模塊2的作用是對(duì)I、 Q兩路時(shí)域信號(hào)進(jìn)行1024 點(diǎn)的FFT變換；多用戶數(shù)據(jù)分離單元3的作用是將不同用戶的數(shù)據(jù)依據(jù)子帶占有情況進(jìn)行 分離，送入外部輸出端口 C、D進(jìn)行信道估計(jì)、均衡以及調(diào)制；頻率偏移估計(jì)單元5的作用是 利用空間譜參數(shù)譜估計(jì)算法的代價(jià)函數(shù)，在整個(gè)子載波頻率范圍內(nèi)進(jìn)行較大頻率間隔的粗 范圍全域搜索，通過(guò)搜索局域最大峰值群，得出不同用戶的頻偏，通過(guò)粗頻偏確定需要細(xì)化 頻偏估計(jì)的范圍，采用較小的頻率范圍和頻率間隔進(jìn)行參數(shù)估計(jì)，最終得出合適的頻偏；測(cè) 距定時(shí)估計(jì)單元4的作用是克服不同用戶由于遠(yuǎn)近效應(yīng)引起的時(shí)延差，利用頻域差分互相 關(guān)方法粗估計(jì)出不同用戶的粗定時(shí)位置，以縮小搜索范圍，再利用時(shí)域補(bǔ)償頻域互相關(guān)方 法估計(jì)出準(zhǔn)確的定時(shí)位置，并在測(cè)距成功之后發(fā)送定時(shí)時(shí)標(biāo)，使不同用戶的信號(hào)大致同時(shí) 到達(dá)。循環(huán)前綴分離單元1、FFT模塊2、多用戶數(shù)據(jù)分離單元3、測(cè)距定時(shí)估計(jì)單元4、頻率 偏移估計(jì)單元5、消息處理單元6均采用同一塊美國(guó)Altera公司生產(chǎn)Stratix II系列FPGA 芯片制作。 本實(shí)用新型測(cè)距定時(shí)估計(jì)單元4由本地消息處理單元7、第一數(shù)據(jù)緩存器8-l、第 二數(shù)據(jù)緩存器8-2、第一移位寄存器9-l、第二移位寄存器9-2、第一互相關(guān)器10-1、第二互 相關(guān)器10-2、粗定時(shí)處理單元11、暫存器12、自相關(guān)器13、細(xì)定時(shí)處理單元14、 IFFT模塊 15、比較器16組成。圖2是本實(shí)用新型測(cè)距定時(shí)估計(jì)單元4的實(shí)施例電原理圖，并按其連接 線路。本地消息處理單元7的作用是提供本地測(cè)距碼字，第一數(shù)據(jù)緩存器8-1和第二數(shù)據(jù) 緩存器8-2的作用是對(duì)數(shù)據(jù)進(jìn)行緩存處理；第一移位寄存器9-1和第二移位寄存器9-2的 作用是對(duì)數(shù)據(jù)進(jìn)行右移一位的操作；第一互相關(guān)器10-1和第二互相關(guān)器10-2的作用是將 進(jìn)入數(shù)據(jù)緩存器的數(shù)據(jù)和右移一位的數(shù)據(jù)進(jìn)行互相關(guān)操作；粗定時(shí)處理單元11的作用是 對(duì)接收信號(hào)的互相關(guān)和本地序列的互相關(guān)信號(hào)再進(jìn)行互相關(guān)操作，得到一組和定時(shí)位置有 關(guān)的相位信息，再通過(guò)查表得到粗定時(shí)估計(jì)；暫存器12的作用是暫存粗定時(shí)估計(jì)信息；自
6相關(guān)器13的作用是對(duì)原接收頻域數(shù)據(jù)進(jìn)行自相關(guān)操作；細(xì)定時(shí)處理單元14的作用是對(duì)自 相關(guān)序列進(jìn)行時(shí)域相位補(bǔ)償操作，相位依據(jù)粗定時(shí)估計(jì)數(shù)值擴(kuò)展一定范圍進(jìn)行補(bǔ)償；IFFT 模塊的作用是進(jìn)行IFFT變換，比較器15的作用是對(duì)數(shù)據(jù)進(jìn)行能量累積及峰值比較操作，得 出細(xì)定時(shí)信息，最后將細(xì)定時(shí)信息送入消息處理單元6。本地消息處理單元7、第一數(shù)據(jù)緩 存器8-l、第二數(shù)據(jù)緩存器8-2、第一移位寄存器9-l、第二移位寄存器9-2、第一互相關(guān)器 10-1、第二互相關(guān)器10-2、粗定時(shí)處理單元11、暫存器12、自相關(guān)器13、細(xì)定時(shí)處理單元14、 IFFT模塊15、比較器16均采用同一塊美國(guó)Altera公司生產(chǎn)Stratix II系列FPGA芯片制 作。 頻率偏移估計(jì)單元5由數(shù)據(jù)緩存器17、矩陣形成單元18、暫存器19、MUSIC算法處 理單元20、粗頻偏存儲(chǔ)器21、寄存器22、最大似然估計(jì)器23、判決器24組成。圖3是本實(shí) 用新型頻率偏移估計(jì)單元5實(shí)施例的電原理圖，并按其連接線路。數(shù)據(jù)緩存器17接收I、 Q兩路時(shí)域信號(hào)，并將其送入矩陣形成單元18 ;矩陣形成單元18的作用是對(duì)接收到的數(shù)據(jù) 進(jìn)行處理，使其成為后面模塊中需要用到提供數(shù)據(jù)形式；暫存器19的作用是對(duì)數(shù)據(jù)進(jìn)行暫 存；MUSIC算法處理單元20的作用是利用空間參數(shù)譜估計(jì)算法通過(guò)搜索局域最大峰值群， 得出多用戶頻偏粗估計(jì)，送入粗頻偏緩存器21進(jìn)行數(shù)據(jù)緩存；寄存器22的作用是暫存粗 頻偏估計(jì)的數(shù)據(jù)，并通過(guò)判決器24中的收斂結(jié)果完成對(duì)原有數(shù)據(jù)的更新；最大似然估計(jì)器 23的作用是對(duì)矩陣形式的時(shí)域接收數(shù)據(jù)通過(guò)構(gòu)造投影矩陣，依據(jù)粗頻偏估計(jì)擴(kuò)展范圍進(jìn)行 最大似然估計(jì)；判決器24的作用是通過(guò)設(shè)定門(mén)限值的細(xì)頻偏迭代值，并通過(guò)更新寄存器22 內(nèi)迭代用的頻偏值，并判決若滿足合適閾值就將結(jié)果送至消息處理單元6。數(shù)據(jù)緩存器17、 矩陣形成單元18、暫存器19、 MUSIC算法處理單元20、粗頻偏存儲(chǔ)器21、寄存器22、最大似 然估計(jì)器23、判決器24均采用同一塊美國(guó)Altera公司生產(chǎn)Stratix II系列FPGA芯片制 作。 本實(shí)用新型電源26提供各部件的直流工作電壓，實(shí)施例采用市售通用集成穩(wěn)壓 直流電源塊制作，其輸出+V電壓為+3. 3V、供電電流為1A。 本實(shí)用新型簡(jiǎn)要工作原理如下 對(duì)A/D采樣的數(shù)據(jù)碼流I、 Q中的循環(huán)前綴進(jìn)行分離，然后經(jīng)過(guò)FFT變換得到頻域
數(shù)據(jù)，然后通過(guò)將該信息分為各個(gè)用戶的信息，同時(shí)由測(cè)距定時(shí)估計(jì)單元對(duì)多用戶的定時(shí)
情況進(jìn)行估計(jì)，以克服不同用戶由于遠(yuǎn)近效應(yīng)引起的時(shí)延差，利用頻域差分互相關(guān)方法粗
估計(jì)出不同用戶的粗定時(shí)位置，以縮小搜索范圍，再利用時(shí)域補(bǔ)償頻域互相關(guān)方法估計(jì)出
準(zhǔn)確的定時(shí)位置，并在測(cè)距成功之后發(fā)送定時(shí)時(shí)標(biāo)，使不同用戶的信號(hào)大致同時(shí)到達(dá)，最后
將細(xì)定時(shí)信息送入消息控制單元，準(zhǔn)備將該信息送入下行鏈路在用戶端進(jìn)行補(bǔ)償處理；另
一方面，在頻率偏移估計(jì)單元利用空間譜參數(shù)譜估計(jì)算法的代價(jià)函數(shù)，在整個(gè)子載波頻率
范圍內(nèi)進(jìn)行較大頻率間隔的粗范圍全域搜索，通過(guò)搜索局域最大峰值群，得出不同用戶的
頻偏，通過(guò)粗頻偏確定需要細(xì)化頻偏估計(jì)的范圍，并采用較小的頻率范圍和頻率間隔進(jìn)行
參數(shù)估計(jì)，同樣將頻偏信息送入消息處理單元發(fā)送至用戶端進(jìn)行處理。 本實(shí)用新型安裝結(jié)構(gòu)如下 所有電路器件按圖l至圖3連接線路，通過(guò)一塊美國(guó)Altera公司生產(chǎn)Stratix II 系列FPGA芯片實(shí)現(xiàn)，安裝在一塊長(zhǎng)、寬分別為210X 180mm的印制板上，印制板上安裝I路 信號(hào)輸入端口 A、Q路信號(hào)輸入端口 B的電纜插座、多路信號(hào)輸出總線C至D、控制信息輸出
7端口E，組裝成本實(shí)用新型'
權(quán)利要求一種用于正交頻分多址的同步裝置，包括循環(huán)前綴分離單元(1)、FFT模塊(2)、多用戶數(shù)據(jù)分離單元(3)、消息處理單元(6)、電源(26)，其特征在于還包括測(cè)距定時(shí)估計(jì)單元(4)、頻率偏移估計(jì)單元(5)；所述的循環(huán)前綴分離單元(1)的輸入端口1、2分別與A/D采樣輸出的信息碼流I、信息碼流Q即A、B端口相連，其輸出端口3、4分別與FFT模塊(2)的輸入端口1、2相連；FFT模塊(2)的輸出端口3、4分別與多用戶數(shù)據(jù)分離器(3)的輸入端口1、2以及測(cè)距定時(shí)估計(jì)單元(4)的輸入端口1、2相連；多用戶數(shù)據(jù)分離器(3)的輸出端口3、4分別與外部輸出端口C、D相連；頻率偏移估計(jì)單元(5)的輸入端口1、2分別與A/D采樣輸出的信息碼流I、Q即A、B端口相連，由A/D輸出直接得到時(shí)域數(shù)據(jù)，頻率偏移估計(jì)單元(5)的輸出端口3與消息處理單元(6)的輸入端口1相連；測(cè)距定時(shí)估計(jì)單元(4)的輸出端口3與消息處理單元(6)的輸入端口2相連；消息處理單元(6)的輸出端口3與外部輸出端口E相連。
2. 根據(jù)權(quán)利要求1所述的一種用于正交頻分多址的同步裝置，其特征在于測(cè)距定時(shí) 估計(jì)單元(4)包括本地消息處理單元(7)、第一數(shù)據(jù)緩存器(8-l)、第二數(shù)據(jù)緩存器(8-2)、 第一移位寄存器(9-l)、第二移位寄存器(9-2)、第一互相關(guān)器(10-1)、第二互相關(guān)器 (10-2)、粗定時(shí)處理單元(11)、暫存器(12)、自相關(guān)器(13)、細(xì)定時(shí)處理單元(14)、IFFT模 塊(15)、比較器(16)，所述的本地消息處理單元(7)的輸入端口 l信息由上行同步控制信 息給出；第一數(shù)據(jù)緩存器(8-1)的輸入端口 1、2與FFT模塊(2)的輸出端口 3、4相連，其輸 出端口 3、4與第一移位寄存器(9-1)的輸入端口 1、2相連，其輸出端口 5、6與第一互相關(guān) 器(10-1)的輸入端口 1、2相連；第一移位寄存器(9-1)的輸出端口 3、4與第一互相關(guān)器 (10-1)的輸入端口 3、4相連；第一互相關(guān)器(10-1)輸出端口 5、6與粗定時(shí)處理單元(11) 輸入端口 1、2相連；第二數(shù)據(jù)緩存器(8-2)的輸入端1、2與本地消息處理單元(7)的輸出 端口 2、3相連，得到本地訓(xùn)練序列信息碼流I、碼流Q ;第二數(shù)據(jù)緩存器(8-2)的輸出端口 3、 4與第二移位寄存器(9-2)的輸入端口 1、2相連，其輸出端口 5、6與第二互相關(guān)器(10-2) 的輸入端口 1、2相連；第二移位寄存器(9-2)的輸出端口 3、4與第二互相關(guān)器(10-2)的輸 入端口 3、4相連；第二互相關(guān)器(10-2)輸出端口 5、6與粗定時(shí)處理單元(11)輸入端口 3、 4相連；粗定時(shí)處理單元(11)輸出端口 5與暫存器(12)輸入端口 l相連；暫存器(12)的 輸出端口 2與細(xì)定時(shí)處理單元(14)的輸入端口 3相連；自相關(guān)器(13)輸入端口 1、2分別 與FFT模塊(2)的輸出端口 3、4相連；自相關(guān)器(13)的輸入端口 1、2與FFT模塊(2)的輸 出端口 3、4相連，其輸出端口 3、4分別與細(xì)定時(shí)處理單元(14)的輸入端口 1、2相連；細(xì)定 時(shí)處理單元(14)輸出端口4、5與IFFT模塊(15)的輸入端口 1、2相連；IFFT模塊(15)的 輸出端口 3、4分別與比較器(16)的輸入端口 1、2相連；比較器(16)輸出端口 3與消息處 理單元(6)的輸入端口 2相連。
3. 根據(jù)權(quán)利要求1所述的一種用于正交頻分多址的同步裝置，其特征還在于頻率偏 移估計(jì)單元(5)包括數(shù)據(jù)緩存器(17)、矩陣形成單元(18)、暫存器(19)、 MUSIC算法處理 單元(20)、粗頻偏存儲(chǔ)器(21)、寄存器(22)、最大似然估計(jì)器(23)、判決器(24);所述數(shù)據(jù) 緩存器(17)的輸入端口 1、2與A/D采樣得到的時(shí)域數(shù)據(jù)碼流I、碼流Q即A、B端口相連， 其輸出端口 3、4與矩陣形成單元(18)的輸入端口 1、2相連；矩陣形成單元(18)輸出端口 3與暫存器(19)輸入端口 1相連，其輸出端口 4與最大似然估計(jì)器(23)的輸入端口 1相 連；暫存器(19)的輸出端2與MUSIC算法處理單元(20)的輸入端口 1相連；MUSIC算法處理單元(20)輸出端口 2與粗頻偏存儲(chǔ)器(21)的輸入端口 1相連；粗頻偏存儲(chǔ)器(21)的輸 出端口 2與寄存器(22)的輸入端口 1相連；寄存器(22)的輸出端口 3與最大似然估計(jì)器 (23)的輸入端口 2相連；最大似然估計(jì)器(23)輸出端口 3與判決器(24)的輸入端口 1相 連；判決器(24)輸出端口 2與寄存器(22)的輸入端口 2相連，其輸出端口 3與消息處理單 元(6)的輸入端口 l相連。
專(zhuān)利摘要本實(shí)用新型公開(kāi)了一種用于正交頻分多址的同步裝置，它涉及多用戶通信領(lǐng)域中正交頻分多址系統(tǒng)接收機(jī)的多參數(shù)同步裝置。它由循環(huán)前綴去除模塊、定時(shí)及頻偏同步單元、FFT變換模塊、消息控制單元、多用戶分離單元以及電源等部件組成。它采用數(shù)字信號(hào)處理技術(shù)，利用頻域差分互相關(guān)和時(shí)域補(bǔ)償頻域互相關(guān)相結(jié)合的上行測(cè)距過(guò)程實(shí)現(xiàn)多用戶定時(shí)，并利用基于空間譜估計(jì)的參數(shù)譜估計(jì)和基于最大似然的子空間擬合類(lèi)期望最大衍生方法相結(jié)合的快速估計(jì)模塊完成頻偏估計(jì)。本實(shí)用新型還具有算法復(fù)雜度低、性能穩(wěn)健、頻偏搜索速度快、精度高等特點(diǎn)，特別適用于連續(xù)數(shù)據(jù)傳輸、通信監(jiān)測(cè)、無(wú)線電信號(hào)偵察等領(lǐng)域多用戶寬帶傳輸系統(tǒng)中的同步參數(shù)估計(jì)。
文檔編號(hào)H04L27/26GK201515391SQ200920254089
公開(kāi)日2010年6月23日 申請(qǐng)日期2009年10月19日 優(yōu)先權(quán)日2009年10月19日
發(fā)明者杜夢(mèng)杰 申請(qǐng)人:中國(guó)電子科技集團(tuán)公司第五十四研究所