專利名稱：一種多模式機(jī)頂盒的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于數(shù)字電視技術(shù)領(lǐng)域，具體地說，是涉及一種支持多路傳輸信號(hào)接 入的多模式機(jī)頂盒。
背景技術(shù)：
隨著數(shù)字電視事業(yè)的蓬勃發(fā)展，我國已經(jīng)形成了衛(wèi)星、有線、地面三大數(shù)字電視傳 輸方式的三足鼎立的局面?，F(xiàn)有的機(jī)頂盒(即數(shù)字電視接收解碼器)大多為單模機(jī)頂盒， 只能接收這三種傳輸信號(hào)中的一種。為了滿足消費(fèi)者日益增長的個(gè)性化需求，迫切需要開 發(fā)出能夠同時(shí)接收兩種甚至三種傳輸信號(hào)的多模式機(jī)頂盒。在現(xiàn)有的多模式機(jī)頂盒設(shè)計(jì)方案中，一般需要解碼芯片具備多路TS碼流輸入接 口。比如在雙模機(jī)頂盒(例如同時(shí)接收衛(wèi)星信號(hào)和地面信號(hào)的雙模機(jī)頂盒)的設(shè)計(jì)中，通常 都是采用具備兩路TS碼流輸入接口的解碼芯片進(jìn)行電路設(shè)計(jì)。這種芯片種類少，成本高， 方案開發(fā)難度大。而在目前的絕大多數(shù)機(jī)頂盒中，廣泛應(yīng)用的解碼芯片大多僅具備單路TS 碼流輸入接口，只能接收一路TS碼流并進(jìn)行解碼輸出。因此，如何在技術(shù)成熟的單模機(jī)頂 盒設(shè)計(jì)方案中，實(shí)現(xiàn)對(duì)多路TS碼流的接收和解碼處理，以降低設(shè)計(jì)難度，是本實(shí)用新型所 要解決的一項(xiàng)主要問題。

實(shí)用新型內(nèi)容本實(shí)用新型的目的在于提供一種在采用僅具備單路數(shù)據(jù)流輸入接口的解碼芯片 的基礎(chǔ)上，實(shí)現(xiàn)對(duì)多路傳輸信號(hào)的接入和解碼處理的多模式機(jī)頂盒，以降低硬件成本。為了解決上述技術(shù)問題，本實(shí)用新型采用以下技術(shù)方案予以實(shí)現(xiàn)一種多模式機(jī)頂盒，包括N路高頻頭、與所述N路高頻頭一一對(duì)應(yīng)連接的N路解調(diào) 芯片以及解碼芯片；通過所述N路解調(diào)芯片輸出的N組數(shù)據(jù)流對(duì)應(yīng)傳輸至一切換電路的N 組輸入端，所述切換電路根據(jù)接收到的通道選擇信號(hào)選擇將其中一組輸入端與切換電路的 輸出端連通，所述切換電路的輸出端連接解碼芯片的數(shù)據(jù)流輸入接口 ；所述N為大于1的自 然數(shù)。進(jìn)一步的，所述數(shù)據(jù)流為TS碼流，N路解調(diào)芯片用于傳輸TS碼流的控制信號(hào)的端 子和數(shù)據(jù)信號(hào)的端子分別與切換電路的N組輸入端中的不同輸入引腳對(duì)應(yīng)連接。又進(jìn)一步的，所述解調(diào)芯片用于傳輸TS碼流的控制信號(hào)的端子包括時(shí)鐘信號(hào)端、 同步信號(hào)端、數(shù)據(jù)無效信號(hào)端和數(shù)據(jù)錯(cuò)誤信號(hào)端；其中，時(shí)鐘信號(hào)端、同步信號(hào)端和數(shù)據(jù)無 效信號(hào)端連接所述的切換電路，數(shù)據(jù)錯(cuò)誤信號(hào)端直接連接所述解碼芯片的數(shù)據(jù)流輸入接口 中的數(shù)據(jù)錯(cuò)誤引腳。再進(jìn)一步的，所述解調(diào)芯片用于傳輸TS碼流的數(shù)據(jù)信號(hào)的端子包括8位，其中最 低位數(shù)據(jù)端通過一顆選通器件一方面連接所述的切換電路，另一方面通過另外一顆選通器 件連接最高位數(shù)據(jù)端。更進(jìn)一步的，所述選通器件可以采用跳線器或者跨接電阻實(shí)現(xiàn)。[0011]當(dāng)所述N = 2，即所述機(jī)頂盒為雙模機(jī)頂盒時(shí)，在所述切換電路中可以設(shè)置3顆八 通道三態(tài)緩沖器；第一顆緩沖器的低四位輸入通道分別與第一路解調(diào)芯片的時(shí)鐘信號(hào)端、 同步信號(hào)端、數(shù)據(jù)無效信號(hào)端和最低位數(shù)據(jù)端對(duì)應(yīng)連接，高四位輸入通道分別與第二路解 調(diào)芯片的時(shí)鐘信號(hào)端、同步信號(hào)端、數(shù)據(jù)無效信號(hào)端和最低位數(shù)據(jù)端對(duì)應(yīng)連接；第一顆緩沖 器的低四位輸出通道和高四位輸出通道分別與所述解碼芯片的數(shù)據(jù)流輸入接口中的時(shí)鐘 引腳、同步信號(hào)引腳、數(shù)據(jù)無效引腳和最低位數(shù)據(jù)引腳對(duì)應(yīng)連接；第二顆緩沖器的7位輸入 通道連接第一路解調(diào)芯片的高七位數(shù)據(jù)端，第三顆緩沖器的7位輸入通道連接第二路解調(diào) 芯片的高七位數(shù)據(jù)端，第二、三顆緩沖器的輸出通道均與解碼芯片的數(shù)據(jù)流輸入接口中的 高七位數(shù)據(jù)引腳對(duì)應(yīng)連接；在每一顆緩沖器中均包含有低位使能端和高位使能端，分別接 收解碼芯片輸出的通道選擇信號(hào)。為了節(jié)約解碼芯片的接口資源，所述解碼芯片通過其一路I/O 口輸出所述的通道 選擇信號(hào)，所述I/O 口一方面直接與第一顆緩沖器的高位使能端和第三顆緩沖器的高、低 位使能端對(duì)應(yīng)連接；另一方面通過反相電路分別與第一顆緩沖器的低位使能端和第二顆緩 沖器的高、低位使能端對(duì)應(yīng)連接。優(yōu)選的，所述反相電路優(yōu)選采用一顆NPN型三極管進(jìn)行電路設(shè)計(jì)，將所述三極管 的基極連接所述解碼芯片的I/O 口，發(fā)射極接地，集電極連接直流電源。當(dāng)所述N = 3，即所述機(jī)頂盒為三模式機(jī)頂盒時(shí)，所述切換電路通過其三路使能端 接收解碼芯片輸出的三路通道選擇信號(hào)，以確定選通哪一組輸入端與其輸出端對(duì)應(yīng)連接。進(jìn)一步的，所述解碼芯片可以通過其三路I/O 口輸出所述的三路通道選擇信號(hào)， 以對(duì)切換電路進(jìn)行選通控制。與現(xiàn)有技術(shù)相比，本實(shí)用新型的優(yōu)點(diǎn)和積極效果是本實(shí)用新型的多模式機(jī)頂盒 采用數(shù)據(jù)流切換技術(shù)對(duì)不同解調(diào)芯片輸出的數(shù)據(jù)流進(jìn)行切換，然后輸出至后續(xù)的解碼芯片 進(jìn)行音視頻信號(hào)的解碼處理，從而可以將成熟的單模機(jī)頂盒設(shè)計(jì)方案應(yīng)用到多模機(jī)頂盒的 電路設(shè)計(jì)中，由此降低了設(shè)計(jì)難度，縮短了開發(fā)周期。由于無需使用具有多路數(shù)據(jù)流輸入接 口的解碼芯片進(jìn)行系統(tǒng)設(shè)計(jì)，因此可以顯著降低產(chǎn)品的硬件成本。結(jié)合附圖閱讀本實(shí)用新型實(shí)施方式的詳細(xì)描述后，本實(shí)用新型的其他特點(diǎn)和優(yōu)點(diǎn) 將變得更加清楚。

圖1是本實(shí)用新型所提出的多模式機(jī)頂盒內(nèi)部電路的一種實(shí)施例的電路原理框 圖；圖2是圖1所示切換電路的一種實(shí)施例的電路原理圖。
具體實(shí)施方式

以下結(jié)合附圖對(duì)本實(shí)用新型的具體實(shí)施方式
作進(jìn)一步詳細(xì)地說明。實(shí)施例一，本實(shí)施例為了實(shí)現(xiàn)在采用僅具備單路數(shù)據(jù)流輸入接口的解碼芯片的基 礎(chǔ)上，完成多模式機(jī)頂盒對(duì)多路傳輸信號(hào)的接入和解碼處理的要求，在現(xiàn)有單模機(jī)頂盒的 電路設(shè)計(jì)中增設(shè)切換電路，利用切換電路對(duì)不同解調(diào)芯片輸出的數(shù)據(jù)流進(jìn)行選通切換，進(jìn) 而將選中的一組數(shù)據(jù)流傳輸至解碼芯片進(jìn)行音視頻信號(hào)的解碼處理，并進(jìn)一步傳輸至后端
4電視機(jī)進(jìn)行播放，從而以較低的硬件成本實(shí)現(xiàn)了傳統(tǒng)多模式機(jī)頂盒的功能，提升了機(jī)頂盒 產(chǎn)品的市場(chǎng)競(jìng)爭(zhēng)力。具體來講，可以在現(xiàn)有的單模機(jī)頂盒中同時(shí)設(shè)置N路高頻頭和N路解調(diào)芯片，所述 N應(yīng)為大于1的自然數(shù)，比如N = 2或者N = 3等。一路高頻頭連接一路解調(diào)芯片，不同高 頻頭接收不同的傳輸信號(hào)，比如衛(wèi)星信號(hào)、有線信號(hào)或者地面信號(hào)等，并將接收到的傳輸信 號(hào)轉(zhuǎn)換成中頻信號(hào)傳輸至后級(jí)的解調(diào)芯片。所述解調(diào)芯片對(duì)接收到的中頻信號(hào)進(jìn)行解調(diào)處 理后，以數(shù)據(jù)流的形式傳輸至切換電路。也就是說，通過N路解調(diào)芯片輸出的N組數(shù)據(jù)流 對(duì)應(yīng)傳輸至切換電路的N組輸入端，所述切換電路根據(jù)接收到的通道選擇信號(hào)可以選擇其 中一組輸入端與其輸出端連通，進(jìn)而將選中的一組數(shù)據(jù)流傳輸至解碼芯片的數(shù)據(jù)流輸入接 口，利用解碼芯片實(shí)現(xiàn)對(duì)該路音視頻數(shù)據(jù)流的解碼處理。為描述簡單起見，本實(shí)施例以雙模機(jī)頂盒(即N = 2)為例進(jìn)行詳細(xì)說明。參見圖1所示，在雙模機(jī)頂盒中同時(shí)設(shè)置兩路高頻頭，分別轉(zhuǎn)換輸出兩路中頻信 號(hào)IF0、IF1對(duì)應(yīng)傳輸至兩路解調(diào)芯片中。通過兩路解調(diào)芯片解調(diào)輸出的數(shù)據(jù)流(本實(shí)施例 以符合MPEG-2標(biāo)準(zhǔn)的傳輸碼流TS為例進(jìn)行說明)對(duì)應(yīng)傳輸至切換電路的兩組輸入端。所 述切換電路在解碼芯片輸出的通道選擇信號(hào)TS_SWITCH的控制作用下，選擇其中一組數(shù)據(jù) 流(TS0或TSl)輸出至解碼芯片進(jìn)行解碼處理。根據(jù)不同的應(yīng)用，TS碼流可以以并行或串行兩種方式傳輸。并行TS碼流包括四路 控制信號(hào)(時(shí)鐘信號(hào)TS_CLK、同步信號(hào)TS_SYNC、數(shù)據(jù)無效信號(hào)TS_VAL、數(shù)據(jù)錯(cuò)誤信號(hào)TS_ ERR)和8位數(shù)據(jù)信號(hào)TS_D0 TS_D7。串行TS碼流僅使用最低數(shù)據(jù)位TS_D0或者最高數(shù) 據(jù)位TS_D7傳輸所有的數(shù)據(jù)。為了兼容TS碼流的兩種傳輸方式，在切換電路的兩組輸入端 中分別定義用于接收并行TS碼流中控制信號(hào)和數(shù)據(jù)信號(hào)的輸入引腳，并與兩路解調(diào)芯片 中用于傳輸并行TS碼流的控制信號(hào)的端子和數(shù)據(jù)信號(hào)的端子對(duì)應(yīng)連接。其中，在解調(diào)芯片 的8位數(shù)據(jù)信號(hào)端子中，將最低位數(shù)據(jù)端通過一顆選通器件與切換電路的最低位數(shù)據(jù)輸入 引腳相連接，并進(jìn)一步通過另外一顆選通器件與該路解調(diào)芯片的最高位數(shù)據(jù)端連接起來， 以用于串行TS碼流的傳輸，并兼容最低數(shù)據(jù)位TS_D0和最高數(shù)據(jù)位TS_D7兩種傳輸方式。作為一種優(yōu)選設(shè)計(jì)方式，可以將并行TS碼流中的時(shí)鐘信號(hào)TS_CLK、同步信號(hào)TS_ SYNC、數(shù)據(jù)無效信號(hào)TS_VAL和8位數(shù)據(jù)信號(hào)TS_D0 TS_D7通過切換電路進(jìn)行選擇輸出， 而數(shù)據(jù)錯(cuò)誤信號(hào)TS_ERR則可以直接傳輸至后端解碼芯片。當(dāng)然，本實(shí)施例并不僅限于此種 連接方式。對(duì)于切換電路的具體組建形式，本實(shí)施例提出了一種采用3顆八通道三態(tài)緩沖器 TO、U18、U19對(duì)兩路解調(diào)芯片輸出的TS碼流進(jìn)行選通切換的電路組建結(jié)構(gòu)，如圖2所示。所 述八通道三態(tài)緩沖器TO、U18、U19的工作狀態(tài)如下表所示
權(quán)利要求1.一種多模式機(jī)頂盒，包括N路高頻頭、與所述N路高頻頭一一對(duì)應(yīng)連接的N路解調(diào)芯 片以及解碼芯片；其特征在于通過所述N路解調(diào)芯片輸出的N組數(shù)據(jù)流對(duì)應(yīng)傳輸至一切 換電路的N組輸入端，所述切換電路根據(jù)接收到的通道選擇信號(hào)選擇其中一組輸入端與切 換電路的輸出端連通，所述切換電路的輸出端連接解碼芯片的數(shù)據(jù)流輸入接口 ；所述N為 大于1的自然數(shù)。
2.根據(jù)權(quán)利要求1所述的多模式機(jī)頂盒，其特征在于所述數(shù)據(jù)流為TS碼流，N路解調(diào) 芯片用于傳輸TS碼流的控制信號(hào)的端子和數(shù)據(jù)信號(hào)的端子分別與切換電路的N組輸入端 中的不同輸入引腳對(duì)應(yīng)連接。
3.根據(jù)權(quán)利要求2所述的多模式機(jī)頂盒，其特征在于所述解調(diào)芯片用于傳輸TS碼 流的控制信號(hào)的端子包括時(shí)鐘信號(hào)端、同步信號(hào)端、數(shù)據(jù)無效信號(hào)端和數(shù)據(jù)錯(cuò)誤信號(hào)端；其 中，時(shí)鐘信號(hào)端、同步信號(hào)端和數(shù)據(jù)無效信號(hào)端連接所述的切換電路，數(shù)據(jù)錯(cuò)誤信號(hào)端直接 連接所述解碼芯片的數(shù)據(jù)流輸入接口中的數(shù)據(jù)錯(cuò)誤弓I腳。
4.根據(jù)權(quán)利要求2或3所述的多模式機(jī)頂盒，其特征在于所述解調(diào)芯片用于傳輸TS 碼流的數(shù)據(jù)信號(hào)的端子包括8位，其中最低位數(shù)據(jù)端通過一顆選通器件一方面連接所述的 切換電路，另一方面通過另外一顆選通器件連接最高位數(shù)據(jù)端。
5.根據(jù)權(quán)利要求4所述的多模式機(jī)頂盒，其特征在于所述選通器件為跳線器或者跨 接電阻。
6.根據(jù)權(quán)利要求4所述的多模式機(jī)頂盒，其特征在于所述N為2，在所述切換電路中 包括3顆八通道三態(tài)緩沖器；第一顆緩沖器的低四位輸入通道分別與第一路解調(diào)芯片的時(shí) 鐘信號(hào)端、同步信號(hào)端、數(shù)據(jù)無效信號(hào)端和最低位數(shù)據(jù)端對(duì)應(yīng)連接，高四位輸入通道分別與 第二路解調(diào)芯片的時(shí)鐘信號(hào)端、同步信號(hào)端、數(shù)據(jù)無效信號(hào)端和最低位數(shù)據(jù)端對(duì)應(yīng)連接；第 一顆緩沖器的低四位輸出通道和高四位輸出通道分別與所述解碼芯片的數(shù)據(jù)流輸入接口 中的時(shí)鐘引腳、同步信號(hào)引腳、數(shù)據(jù)無效引腳和最低位數(shù)據(jù)引腳對(duì)應(yīng)連接；第二顆緩沖器 的7位輸入通道連接第一路解調(diào)芯片的高七位數(shù)據(jù)端，第三顆緩沖器的7位輸入通道連接 第二路解調(diào)芯片的高七位數(shù)據(jù)端，第二、三顆緩沖器的輸出通道均與解碼芯片的數(shù)據(jù)流輸 入接口中的高七位數(shù)據(jù)引腳對(duì)應(yīng)連接；在每一顆緩沖器中均包含有低位使能端和高位使能 端，分別接收解碼芯片輸出的通道選擇信號(hào)。
7.根據(jù)權(quán)利要求6所述的多模式機(jī)頂盒，其特征在于所述解碼芯片通過其一路I/O 口輸出所述的通道選擇信號(hào)，所述I/O 口一方面直接與第一顆緩沖器的高位使能端和第三 顆緩沖器的高、低位使能端對(duì)應(yīng)連接；另一方面通過反相電路分別與第一顆緩沖器的低位 使能端和第二顆緩沖器的高、低位使能端對(duì)應(yīng)連接。
8.根據(jù)權(quán)利要求7所述的多模式機(jī)頂盒，其特征在于在所述反相電路中包括一顆NPN 型三極管，所述三極管的基極連接所述解碼芯片的I/O 口，發(fā)射極接地，集電極連接直流電 源。
9.根據(jù)權(quán)利要求1至3中任一項(xiàng)所述的多模式機(jī)頂盒，其特征在于所述N為3，所述 切換電路通過其三路使能端接收解碼芯片輸出的三路通道選擇信號(hào)。
10.根據(jù)權(quán)利要求9所述的多模式機(jī)頂盒，其特征在于所述解碼芯片通過其三路I/O 口輸出所述的三路通道選擇信號(hào)。
專利摘要本實(shí)用新型公開了一種多模式機(jī)頂盒，包括N路高頻頭、與所述N路高頻頭一一對(duì)應(yīng)連接的N路解調(diào)芯片以及解碼芯片；通過所述N路解調(diào)芯片輸出的N組數(shù)據(jù)流對(duì)應(yīng)傳輸至一切換電路的N組輸入端，所述切換電路根據(jù)接收到的通道選擇信號(hào)選擇將其中一組輸入端與切換電路的輸出端連通，所述切換電路的輸出端連接解碼芯片的數(shù)據(jù)流輸入接口；所述N為大于1的自然數(shù)。本實(shí)用新型的多模式機(jī)頂盒采用數(shù)據(jù)流切換技術(shù)對(duì)不同解調(diào)芯片輸出的數(shù)據(jù)流進(jìn)行切換，然后輸出至后續(xù)的解碼芯片進(jìn)行音視頻信號(hào)的解碼處理，從而可以將成熟的單模機(jī)頂盒設(shè)計(jì)方案應(yīng)用到多模機(jī)頂盒的電路設(shè)計(jì)中，由此降低了設(shè)計(jì)難度，縮短了開發(fā)周期，降低了產(chǎn)品的硬件成本。
文檔編號(hào)H04N21/41GK201854382SQ201020599769
公開日2011年6月1日 申請(qǐng)日期2010年10月29日 優(yōu)先權(quán)日2010年10月29日
發(fā)明者王文明 申請(qǐng)人:貴陽海信電子有限公司, 青島海信寬帶多媒體技術(shù)有限公司