專(zhuān)利名稱(chēng)：接口電路以及接口系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種處理差動(dòng)信號(hào)的接口電路。
背景技術(shù)：
內(nèi)存卡等設(shè)備與個(gè)人計(jì)算機(jī)等主機(jī)之間的通信方式具有利用單端信號(hào)進(jìn)行通信的方式(以下稱(chēng)為“單端方式”)和利用差動(dòng)信號(hào)進(jìn)行通信的方式(以下稱(chēng)為“差動(dòng)方式”)。與差動(dòng)方式相比，單端方式的優(yōu)點(diǎn)為其接口電路的電路結(jié)構(gòu)較簡(jiǎn)單，與此相對(duì)，與單端方式相比，差動(dòng)方式的優(yōu)點(diǎn)為能夠以更快速的通信速度實(shí)現(xiàn)通信。現(xiàn)有的系統(tǒng)在采用單端方式作為設(shè)備與主機(jī)之間的通信方式的情況下，當(dāng)希望設(shè)備和主機(jī)之間的通信速度更快時(shí)，有時(shí)會(huì)考慮到與現(xiàn)有系統(tǒng)的兼容性，而導(dǎo)入支持單端方式和差動(dòng)方式這兩個(gè)通信方式的系統(tǒng)。在這種系統(tǒng)中，設(shè)備和主機(jī)具備應(yīng)對(duì)單端方式的接口電路和應(yīng)對(duì)差動(dòng)方式的接口電路這兩種接口電路。在支持單端方式和差動(dòng)方式這兩種通信方式的系統(tǒng)中，作為用于減少信號(hào)線數(shù)量的技術(shù)已知有記載在例如專(zhuān)利文獻(xiàn)1中的技術(shù)。該技術(shù)通過(guò)共用用于傳輸單端信號(hào)的信號(hào)線和用于傳輸差動(dòng)信號(hào)的信號(hào)線，從而減少信號(hào)線的數(shù)量。另一方面，如果接收差動(dòng)信號(hào)的差動(dòng)信號(hào)接收電路處于能夠接收差動(dòng)信號(hào)的啟動(dòng)狀態(tài)，即使未接收到有效的差動(dòng)信號(hào)，也會(huì)消耗一定量的功率。作為用于減少差動(dòng)信號(hào)接收電路在未接收到有效的差動(dòng)信號(hào)的期間的消耗功率的技術(shù)，已知有記載在例如專(zhuān)利文獻(xiàn)2中的技術(shù)。該技術(shù)是指，主機(jī)利用用于發(fā)送差動(dòng)信號(hào)的信號(hào)線來(lái)控制設(shè)備側(cè)的差動(dòng)信號(hào)接收電路的啟動(dòng)狀態(tài)的技術(shù)。這里，要使停止?fàn)顟B(tài)的設(shè)備側(cè)的差動(dòng)信號(hào)接收電路為啟動(dòng)狀態(tài)時(shí)，主機(jī)將使差動(dòng)信號(hào)接收電路為啟動(dòng)狀態(tài)的意思的單端信號(hào)發(fā)送給設(shè)備，要使啟動(dòng)狀態(tài)的設(shè)備側(cè)的差動(dòng)信號(hào)接收電路為停止?fàn)顟B(tài)時(shí)，主機(jī)將使差動(dòng)信號(hào)接收電路為停止?fàn)顟B(tài)的意思由差動(dòng)信號(hào)組成的命令(以下稱(chēng)為“停止命令”)發(fā)送給設(shè)備。利用專(zhuān)利文件2所記載的技術(shù)來(lái)連接于特定信號(hào)線的控制差動(dòng)信號(hào)接收電路的啟動(dòng)狀態(tài)時(shí)，可以通過(guò)利用與該特定信號(hào)線不同的、僅傳輸差動(dòng)信號(hào)的信號(hào)線來(lái)控制差動(dòng)信號(hào)接收電路的啟動(dòng)狀態(tài)而實(shí)現(xiàn)，其中，所述特定信號(hào)線是指，單端信號(hào)的傳輸和差動(dòng)信號(hào)的傳輸所共用的信號(hào)線?，F(xiàn)有技術(shù)專(zhuān)利文獻(xiàn)1 日本特開(kāi)2002-183691號(hào)公報(bào)專(zhuān)利文獻(xiàn)2 日本特開(kāi)2005-236931號(hào)公報(bào)發(fā)明概要發(fā)明要解決的問(wèn)題
但是，當(dāng)主機(jī)和設(shè)備進(jìn)行通信時(shí)，有時(shí)會(huì)發(fā)生傳輸錯(cuò)誤從而發(fā)生通信字節(jié)亂碼。在使用了專(zhuān)利文獻(xiàn)2所記載的技術(shù)的系統(tǒng)中，有時(shí)會(huì)產(chǎn)生以下問(wèn)題，即從主機(jī)發(fā)送來(lái)的停止命令以外的命令由于發(fā)生傳輸錯(cuò)誤而亂碼成為停止命令，從而設(shè)備側(cè)的差動(dòng)信號(hào)接收電路在非期望的時(shí)刻變成停止?fàn)顟B(tài)。若設(shè)備側(cè)的差動(dòng)信號(hào)接收電路在非期望的時(shí)刻變成停止?fàn)顟B(tài)，主機(jī)和設(shè)備就不能進(jìn)行正常的通信了。因此本發(fā)明是為了解決上述問(wèn)題而做出的，目的在于提供一種接口電路，即使在通信信號(hào)發(fā)生亂碼時(shí)，也能將差動(dòng)信號(hào)接收電路在非期望的時(shí)刻變成停止?fàn)顟B(tài)的可能性抑制得較低。解決問(wèn)題的手段

發(fā)明內(nèi)容
為了解決上述問(wèn)題，本發(fā)明的接口電路具備第1輸入端子，通過(guò)傳輸單端信號(hào)和差動(dòng)信號(hào)的外部第1傳輸路徑來(lái)輸入信號(hào)；第2輸入端子，通過(guò)傳輸差動(dòng)信號(hào)的外部第2傳輸路徑來(lái)輸入信號(hào)；單端信號(hào)接收器和差動(dòng)信號(hào)接收器，通過(guò)線路與所述第1輸入端子連接，并聯(lián)著供應(yīng)所述第1輸入端子所輸入的信號(hào)；檢測(cè)電路，通過(guò)線路與所述第2輸入端子連接，檢測(cè)差動(dòng)信號(hào)已從所述第2輸入端子輸入的情況；控制器，當(dāng)通過(guò)所述檢測(cè)電路檢測(cè)到由所述第2輸入端子輸入的差動(dòng)信號(hào)時(shí)，則開(kāi)始向所述差動(dòng)信號(hào)接收器連續(xù)輸出使能信號(hào)，當(dāng)所述檢測(cè)電路在所述差動(dòng)信號(hào)接收器為停止?fàn)顟B(tài)時(shí)檢測(cè)所述差動(dòng)信號(hào)的輸入時(shí)，則啟動(dòng)所述差動(dòng)信號(hào)接收器，所述差動(dòng)信號(hào)接收器在輸入所述使能信號(hào)期間繼續(xù)處于啟動(dòng)的狀態(tài)。通過(guò)具備上述結(jié)構(gòu)的本發(fā)明的接口電路，差動(dòng)信號(hào)接收器在輸入使能信號(hào)期間繼續(xù)處于啟動(dòng)的狀態(tài)。因此，可以將差動(dòng)信號(hào)接收器在非期望的時(shí)刻停止的可能性抑制得較低。


圖1是設(shè)備100和主機(jī)150的電路圖。圖2是表示數(shù)據(jù)變換電路123的電路結(jié)構(gòu)的框圖。圖3是設(shè)備100和連接器300的立體圖。圖4是差動(dòng)信號(hào)的時(shí)序圖。圖5是設(shè)備側(cè)處理的流程圖。
圖6是主機(jī)側(cè)處理的流程圖。圖7是設(shè)備側(cè)初始化協(xié)議處理的流程圖。圖8是設(shè)備側(cè)初始化協(xié)議處理的時(shí)序圖。圖9是主機(jī)側(cè)初始化協(xié)議處理的流程圖。圖10是在主機(jī)側(cè)初始化協(xié)議處理中，利用單端信號(hào)進(jìn)行主機(jī)側(cè)初始化協(xié)議處理時(shí)的時(shí)序圖。圖11是包發(fā)送處理的流程圖。圖12是包發(fā)送處理的時(shí)序圖。
圖13是主機(jī)側(cè)待機(jī)模式轉(zhuǎn)移處理的流程圖。圖14是設(shè)備側(cè)待機(jī)模式轉(zhuǎn)移處理的流程圖。圖15是設(shè)備900和主機(jī)950的電路圖。圖16是變形例中的差動(dòng)信號(hào)的時(shí)序圖。圖17是表示檢測(cè)電路1700的電路結(jié)構(gòu)的框圖。圖18是接口電路1800的電路圖。
具體實(shí)施例方式< 概要 >下面，作為本發(fā)明的接口電路的實(shí)施方式之一，對(duì)由內(nèi)存卡等設(shè)備和個(gè)人計(jì)算機(jī)等主機(jī)組成的系統(tǒng)進(jìn)行說(shuō)明，所述內(nèi)存卡搭載有支持作為通信方式的單端方式和差動(dòng)方式兩種方式的接口電路。該系統(tǒng)所使用的接口電路的差動(dòng)信號(hào)的輸入端子對(duì)中的一對(duì)兼用用于輸入輸出單端信號(hào)的端子。另外，接收從該兼用端子對(duì)所輸入的差動(dòng)信號(hào)的差動(dòng)信號(hào)接收電路通過(guò)將差動(dòng)信號(hào)輸入到與該兼用端子不同的差動(dòng)信號(hào)的輸入專(zhuān)用端子對(duì)中而被啟動(dòng)，被啟動(dòng)后，通過(guò)鏈路控制器而維持啟動(dòng)狀態(tài)。因此，主機(jī)通過(guò)對(duì)輸出到設(shè)備的輸入專(zhuān)用端子對(duì)的差動(dòng)信號(hào)進(jìn)行控制，可以對(duì)接收從兼用端子對(duì)輸入的差動(dòng)信號(hào)的差動(dòng)信號(hào)接收電路的啟動(dòng)進(jìn)行控制，進(jìn)一步，該差動(dòng)信號(hào)接收電路在非期望的時(shí)刻變成停止?fàn)顟B(tài)的可能性被抑制得較低。下面參照

本實(shí)施方式的接口電路的結(jié)構(gòu)。< 結(jié)構(gòu) >圖1是設(shè)備100和主機(jī)150的電路圖。< 設(shè)備 100>設(shè)備100是具有例如32GB (Giga Byte)存儲(chǔ)容量的內(nèi)存卡，具備與主機(jī)150之間進(jìn)行通信的設(shè)備側(cè)接口電路101、存儲(chǔ)數(shù)據(jù)的閃存電路102以及用于和主機(jī)150電連接的端子群。端子群包括DAT2 端子 103、DAT3 端子 104、CMD 端子 105、CLK 端子 106、DAT0/RCLK+ 端子 107、DATl/RCLK-端子 108、DO+ 端子 109、DO-端子 110、Dl+ 端子 111、Dl-端子 112、 VDD端子117和VSS端子118。設(shè)備側(cè)接口電路101包括進(jìn)行使用差動(dòng)信號(hào)的通信的設(shè)備側(cè)差動(dòng)接口電路120和進(jìn)行使用單端信號(hào)的通信的設(shè)備側(cè)單端接口電路140。下面說(shuō)明設(shè)備側(cè)差動(dòng)接口電路120的構(gòu)成。<設(shè)備側(cè)差動(dòng)接口電路120>設(shè)備側(cè)差動(dòng)接口電路120包括物理層PHY121和鏈路控制器122。物理層PHY121包括數(shù)據(jù)變換電路123、PLL (Phase Locked Loop 鎖相環(huán))電路 124、邏輯或電路125、檢測(cè)電路126、差動(dòng)時(shí)鐘輸入電路127、差動(dòng)數(shù)據(jù)輸入電路128、差動(dòng)數(shù)據(jù)輸出電路129、電阻130和電阻131。差動(dòng)時(shí)鐘輸入電路127具有數(shù)據(jù)輸入端子inO、數(shù)據(jù)輸入端子inl、使能信號(hào)輸入端子en和數(shù)據(jù)輸出端子out，與DAT0/RCLK+端子107、DATl/RCLK-端子108、電阻130、PLL 電路124、鏈路控制器122以及閃存電路102相連接，并具有以下功能。功能在從使能信號(hào)輸入端子en輸入用于使差動(dòng)時(shí)鐘輸入電路127成為啟動(dòng)狀態(tài)的使能信號(hào)期間為啟動(dòng)狀態(tài)，接收從數(shù)據(jù)輸入端子inO和數(shù)據(jù)輸入端子inl輸入的差動(dòng)時(shí)鐘信號(hào)，根據(jù)接收到的差動(dòng)時(shí)鐘信號(hào)生成相同頻率的單端時(shí)鐘信號(hào)，并從數(shù)據(jù)輸出端子out 輸出。這里，差動(dòng)時(shí)鐘輸入電路127能接收的差動(dòng)時(shí)鐘信號(hào)是峰值間的電位差為400mV
左右的差動(dòng)信號(hào)。這里，所謂的啟動(dòng)狀態(tài)，是能夠接收差動(dòng)時(shí)鐘信號(hào)的狀態(tài)，由于內(nèi)置的恒流電源恒定地流通電流，因此不管有沒(méi)有接收到差動(dòng)時(shí)鐘信號(hào)都恒定地消耗功率。另外，所謂的停止?fàn)顟B(tài)，是不能接收差動(dòng)時(shí)鐘信號(hào)的狀態(tài)，由于內(nèi)置的恒流電源沒(méi)有流通電流，因此不消耗功率。另外，該差動(dòng)時(shí)鐘輸入電路127所接收的差動(dòng)時(shí)鐘信號(hào)的最大工作頻率例如為 150MHz。差動(dòng)數(shù)據(jù)輸入電路1 是具有與差動(dòng)時(shí)鐘輸入電路127相同的電路結(jié)構(gòu)和特征的電路，與DO+端子109、DO-端子110、電阻131、檢測(cè)電路126以及數(shù)據(jù)變換電路123相連接，具有以下功能。功能在從使能信號(hào)輸入端子en輸入用于使差動(dòng)數(shù)據(jù)輸入電路1 成為啟動(dòng)狀態(tài)的使能信號(hào)期間為啟動(dòng)狀態(tài)，接收從數(shù)據(jù)輸入端子inO和從數(shù)據(jù)輸入端子inl輸入的差動(dòng)數(shù)據(jù)信號(hào)，根據(jù)接收到的差動(dòng)數(shù)據(jù)信號(hào)生成單端數(shù)據(jù)信號(hào)，并從數(shù)據(jù)輸出端子out輸出。差動(dòng)數(shù)據(jù)輸出電路1 具有數(shù)據(jù)輸入端子in、數(shù)據(jù)輸出端子outO、使能信號(hào)輸入端子en和數(shù)據(jù)輸出端子outl，與Dl+端子111、Dl-端子112、數(shù)據(jù)變換電路123以及鏈路控制器122相連接，具有以下2個(gè)功能。功能1 在從使能信號(hào)輸入端子en輸入用于使差動(dòng)數(shù)據(jù)輸出電路1 成為啟動(dòng)狀態(tài)的使能信號(hào)期間為啟動(dòng)狀態(tài)，根據(jù)從數(shù)據(jù)輸入端子in輸入的單端信號(hào)生成差動(dòng)信號(hào)，并從數(shù)據(jù)輸出端子outO和數(shù)據(jù)輸出端子outl輸出。這里，所謂的差動(dòng)數(shù)據(jù)輸出電路1 所輸出的差動(dòng)信號(hào)，是峰值間的電位差為 400mV左右的差動(dòng)信號(hào)，能夠輸出的差動(dòng)數(shù)據(jù)信號(hào)的最大工作頻率例如為1500MHz。功能2 在未從使能信號(hào)輸入端子en輸入使能信號(hào)期間為停止?fàn)顟B(tài)，通過(guò)內(nèi)置的下拉電路使數(shù)據(jù)輸出端子outO和數(shù)據(jù)輸出端子outl的電位為VSS電位。這里，所謂的啟動(dòng)狀態(tài)，是能夠輸出差動(dòng)數(shù)據(jù)信號(hào)的狀態(tài)，由于內(nèi)置的恒流電源恒定地流通電流，因此恒定地消耗功率。另外，停止?fàn)顟B(tài)為不能輸出差動(dòng)數(shù)據(jù)信號(hào)的狀態(tài)，由于內(nèi)存的恒流電源沒(méi)有流通電流，因此不消耗功率。PLL電路IM具有時(shí)鐘輸入端子、時(shí)鐘輸出端子、激活信號(hào)輸入端子和鎖定信號(hào)輸出端子，與差動(dòng)時(shí)鐘輸入電路127、數(shù)據(jù)變換電路123、鏈路控制器122以及閃存電路102相連接，具有以下2個(gè)功能。功能1 在將用于使PLL電路IM動(dòng)作的激活信號(hào)輸入到激活信號(hào)輸入端子期間， 若將時(shí)鐘信號(hào)輸入到時(shí)鐘輸入端子，則生成與從差動(dòng)數(shù)據(jù)輸入電路1 發(fā)送來(lái)的差動(dòng)信號(hào)的頻率相同的時(shí)鐘信號(hào)，并從輸出時(shí)鐘端子輸出。
這里，當(dāng)輸入到輸入端子的時(shí)鐘信號(hào)的頻率為例如150MHz時(shí)，生成頻率為輸入時(shí)鐘信號(hào)頻率的例如10倍的例如1500MHz的時(shí)鐘信號(hào)，并從輸出時(shí)鐘端子輸出。功能2 在內(nèi)部所包含的VCO(Voltage Controlled Oscillator 電壓控制振蕩器)穩(wěn)定地進(jìn)行振蕩期間，從時(shí)鐘信號(hào)輸出端子輸出時(shí)鐘信號(hào)。檢測(cè)電路1 具有第1輸入端子、第2輸入端子、保持信號(hào)輸入端子以及輸出端子，與DO+端子109、D0-端子110、差動(dòng)數(shù)據(jù)輸入電路128、邏輯或電路125、鏈路控制器122 相連接，具有以下功能。功能當(dāng)?shù)?輸入端子的電位與第2輸入端子的電位之間的差為閾值(這里是 200mV)以上的狀態(tài)繼續(xù)了規(guī)定期間時(shí)，從輸出端子輸出表示檢測(cè)到差動(dòng)數(shù)據(jù)信號(hào)的意思的接收使能信號(hào)，當(dāng)?shù)?輸入端子的電位與第2輸入端子的電位之間的差小于閾值(這里是 200mV)的狀態(tài)繼續(xù)了規(guī)定期間時(shí)，從輸出端子未輸出接收使能信號(hào)。另外，為了使差動(dòng)信號(hào)的檢測(cè)穩(wěn)定，希望該檢測(cè)電路1 在電位差的檢測(cè)中具有滯后特性。另外，在有效數(shù)據(jù)的接收期間，輸入到檢測(cè)電路126的差動(dòng)信號(hào)會(huì)產(chǎn)生差動(dòng)Low/ High的位跳變，從而可能無(wú)法進(jìn)行穩(wěn)定的檢測(cè)。因此，鏈路控制器122根據(jù)來(lái)自檢測(cè)電路 126的接收使能信號(hào)開(kāi)始接收有效數(shù)據(jù)后，輸出保持信號(hào)直到該有效數(shù)據(jù)的末端為止，檢測(cè)電路1 也可以是在接收到該保持信號(hào)期間維持接收使能信號(hào)輸出的結(jié)構(gòu)。邏輯或電路125是二輸入邏輯或電路，其與檢測(cè)電路126、鏈路控制器122、差動(dòng)時(shí)鐘輸入電路127相連接，并將從檢測(cè)電路1 輸出的接收使能信號(hào)和從鏈路控制器122輸出的用于使差動(dòng)時(shí)鐘輸入電路127為啟動(dòng)狀態(tài)的使能模式信號(hào)兩者之間的邏輯或信號(hào)作為使能信號(hào)輸出到差動(dòng)時(shí)鐘輸入電路127。電阻130是一種終端電阻，其與DAT0/RCLK+端子107以及DAT1/RCLK-端子108 相連接，并將從主機(jī)150側(cè)觀察時(shí)的DAT0/RCLK+端子107和DAT1/RCLK-端子108之間的阻抗特性進(jìn)行整合，從而使差動(dòng)時(shí)鐘信號(hào)的振幅變得合適，其電阻值例如為100Ω。電阻131是一種終端電阻，其與DO+端子109以及DO-端子110相連接，并將從主機(jī)150側(cè)觀察時(shí)的DO+端子109和Dl-端子110之間的阻抗特性進(jìn)行整合，從而使差動(dòng)數(shù)據(jù)信號(hào)的振幅變得合適，其電阻值例如為100Ω。數(shù)據(jù)變換電路123與差動(dòng)數(shù)據(jù)輸入電路128、差動(dòng)數(shù)據(jù)輸出電路129、鏈路控制器 122、PLL電路124、差動(dòng)時(shí)鐘輸入電路127相連接，并具有將從差動(dòng)數(shù)據(jù)輸入電路1 所輸入的信號(hào)進(jìn)行變換后輸出到鏈路控制器122的功能、以及將從鏈路控制器122所輸入的信號(hào)進(jìn)行變換后輸出到差動(dòng)數(shù)據(jù)輸出電路129的功能。圖2是表示數(shù)據(jù)變換電路123的結(jié)構(gòu)的電路圖。如圖2所示，數(shù)據(jù)變換電路123包括串行并行變換電路201、解碼電路202、接收緩沖器203、并行串行變換電路211、編碼電路212以及發(fā)送緩沖器213。串行并行變換電路201與差動(dòng)數(shù)據(jù)輸入電路128、解碼電路202、PLL電路124以及差動(dòng)時(shí)鐘輸入電路127相連接，用與PLL電路IM所輸入的例如為1500MHz的時(shí)鐘信號(hào)同步動(dòng)作的1比特的雙穩(wěn)態(tài)多諧振蕩器來(lái)取得由差動(dòng)數(shù)據(jù)輸入電路1 所輸入的1比特的串行信號(hào)，將經(jīng)過(guò)10個(gè)周期而取得的串行信號(hào)作為10比特的并行信號(hào)從10比特的雙穩(wěn)態(tài)多諧振蕩器輸出到解碼電路202，其中所述10比特的雙穩(wěn)態(tài)多諧振蕩器與由差動(dòng)時(shí)鐘輸入電路127所輸入的例如150MHz的時(shí)鐘信號(hào)同步動(dòng)作。解碼電路202與串行并行變換電路201以及接收緩沖器203相連接，并具有下述功能，即將由串行并行變換電路201所輸入的、以8b/10b方式進(jìn)行編碼的10比特的信號(hào)進(jìn)行解碼，并將解碼后的8比特的信號(hào)輸出到接收緩沖器203。接收緩沖器203是與解碼電路202以及鏈路控制器122相連接的FIFO (First In First Out 先入先出)存儲(chǔ)緩沖器，其功能為將由解碼電路202所輸入的8比特的信號(hào)進(jìn)行暫時(shí)存儲(chǔ)，并輸出到鏈路控制器122。發(fā)送緩沖器213是與鏈路控制器122以及編碼電路212相連接的FIFO存儲(chǔ)緩沖器，其功能為將由鏈路控制器122所輸入的8比特的信號(hào)進(jìn)行暫時(shí)存儲(chǔ)，并輸出到編碼電路 212。編碼電路212與發(fā)送緩沖器213以及并行串行變換電路211相連接，其功能為，將由發(fā)送緩沖器213所輸出的8比特的信號(hào)以8b/10b方式進(jìn)行編碼后生成10比特的信號(hào)， 并將生成的10比特的信號(hào)輸出到并行串行變換電路211。并行串行變換電路211與編碼電路212、差動(dòng)數(shù)據(jù)輸出電路129、PLL電路124以及差動(dòng)時(shí)鐘輸入電路127相連接，用與差動(dòng)時(shí)鐘輸入電路127所輸入的、例如150MHz的時(shí)鐘信號(hào)同步動(dòng)作的10比特的雙穩(wěn)態(tài)多諧振蕩器來(lái)取得由編碼電路212所輸入的10比特的并行信號(hào)，并作為串行信號(hào)從1比特的雙穩(wěn)態(tài)多諧振蕩器輸出到差動(dòng)數(shù)據(jù)輸出電路129，其中所述1比特的雙穩(wěn)態(tài)多諧振蕩器與PLL電路IM所輸入的例如1500MHz的時(shí)鐘信號(hào)同步動(dòng)作。再次返回圖1，繼續(xù)說(shuō)明設(shè)備側(cè)差動(dòng)接口電路120的構(gòu)成。鏈路控制器122與數(shù)據(jù)變換電路123、PLL電路124、邏輯或電路125、差動(dòng)數(shù)據(jù)輸出電路129、差動(dòng)時(shí)鐘輸入電路127以及閃存電路102相連接，具有以下4個(gè)功能。功能1 控制物理層PHY121，與主機(jī)150通信的功能。功能2 將從主機(jī)150接收到的數(shù)據(jù)寫(xiě)入到閃存電路102的功能。功能3 將發(fā)送到主機(jī)150的數(shù)據(jù)從閃存電路102讀出的功能。功能4 若在初始化時(shí)從檢測(cè)電路1 輸入接收使能信號(hào)并開(kāi)始時(shí)鐘接收，則繼續(xù)輸出使能模式信號(hào)和激活信號(hào)，直到執(zhí)行待機(jī)模式轉(zhuǎn)移處理(后述)為止。接著，下面對(duì)設(shè)備側(cè)單端接口電路140的結(jié)構(gòu)進(jìn)行說(shuō)明。<設(shè)備側(cè)單端接口電路140>設(shè)備側(cè)單端接口電路140包括緩沖電路141和數(shù)據(jù)處理電路142。緩沖電路141 與 DAT0/RCLK+ 端子 107、DATl/RCLK-端子 108、DAT2 端子 103、DAT3 端子104、CMD端子105、CLK端子106、數(shù)據(jù)處理電路142以及閃存電路102相連接，并具有以下3個(gè)功能。功能1 分別接收從 DAT0/RCLK+ 端子 107、DATl/RCLK-端子 108、DAT2 端子 103、 DAT3端子104、CMD端子105所輸入的單端信號(hào)中的每個(gè)單端信號(hào)，并將接收到的信號(hào)中的每個(gè)信號(hào)輸出到數(shù)據(jù)處理電路142。功能2 若從數(shù)據(jù)處理電路142所輸出的信號(hào)中的每個(gè)信號(hào)輸入進(jìn)來(lái)，則將所輸入的信號(hào)中的每個(gè)信號(hào)作為單端信號(hào)輸出到對(duì)應(yīng)的端子。功能3 接收從CLK端子106所輸入的、例如50MHz的單端時(shí)鐘信號(hào)，并輸出到數(shù)據(jù)處理電路142和閃存電路102。數(shù)據(jù)處理電路142與緩沖電路141以及閃存電路102相連接，具有利用緩沖電路 141來(lái)與主機(jī)150進(jìn)行通信的功能、將從主機(jī)150接收到的數(shù)據(jù)寫(xiě)入閃存電路102的功能以及將發(fā)送到主機(jī)150的數(shù)據(jù)從閃存電路102讀出的功能。下面對(duì)其他電路的構(gòu)成進(jìn)行說(shuō)明?！雌渌娐贰甸W存電路102是與鏈路控制器122、數(shù)據(jù)處理電路142、緩沖電路141、差動(dòng)時(shí)鐘輸入電路127相連接的、具有例如32GB存儲(chǔ)容量的、稱(chēng)為閃存的非易失性存儲(chǔ)器及其控制電路。VDD端子117和VSS端子118是用于從主機(jī)150接收例如33V電位差的供電的端子。DAT2端子103、DAT3端子104以及CMD端子105分別是用于與主機(jī)150之間輸入輸出單端信號(hào)的輸入輸出端子，并分別與緩沖電路141連接。CLK端子106是用于從主機(jī)150輸入單端時(shí)鐘信號(hào)的輸入端子，其與緩沖電路141連接。DAT0/RCLK+端子107和DAT1/RCLK-端子108是兼用輸入端子對(duì)和2比特的輸入輸出端子的端子，并分別與差動(dòng)時(shí)鐘輸入電路127、電阻130以及緩沖電路141相連接，其中所述輸入端子對(duì)是用于輸入來(lái)自主機(jī)150的差動(dòng)時(shí)鐘信號(hào)的輸入端子對(duì)，所述2比特的輸入輸出端子是用于在與主機(jī)150之間輸入輸出2比特單端信號(hào)的端子。DO+端子109和DO-端子110是用于輸入來(lái)自主機(jī)150的差動(dòng)數(shù)據(jù)信號(hào)的輸入端子，并分別與差動(dòng)數(shù)據(jù)輸入電路128、檢測(cè)電路126以及電阻131相連接。Dl+端子111和Dl-端子112是用于向主機(jī)150輸出差動(dòng)數(shù)據(jù)信號(hào)的輸出端子對(duì)， 并分別與差動(dòng)數(shù)據(jù)輸出電路1 相連接。〈主機(jī)150>主機(jī)150是具有和設(shè)備100進(jìn)行通信的功能的例如個(gè)人計(jì)算機(jī)，其具備在和設(shè)備 100之間進(jìn)行通信的主機(jī)側(cè)接口電路151、CPU163、R0M164、RAM165、總線166、未圖示的輸入裝置以及用于和設(shè)備100電連接的端子群。端子群包括DAT2 端子 153、DAT3 端子 154、CMD 端子 155、CLK 端子 156、DAT0/RCLK+ 端子 157、DATl/RCLK-端子 158、DO+ 端子 159、DO-端子 160、Dl+ 端子 161、Dl-端子 162、 VDD端子167以及VSS端子168。主機(jī)側(cè)接口電路151包括進(jìn)行使用差動(dòng)信號(hào)的通信的主機(jī)側(cè)差動(dòng)接口電路170、 進(jìn)行使用單端信號(hào)的通信的主機(jī)側(cè)單端接口電路190以及生成時(shí)鐘信號(hào)的時(shí)鐘發(fā)生器 181。下面說(shuō)明主機(jī)側(cè)差動(dòng)接口電路170的構(gòu)成。<主機(jī)側(cè)差動(dòng)接口電路170>主機(jī)側(cè)差動(dòng)接口電路170包括物理層PHY171和鏈路控制器172。物理層PHY171包括數(shù)據(jù)變換電路173、PLL電路174、檢測(cè)電路176、差動(dòng)時(shí)鐘輸出電路177、差動(dòng)數(shù)據(jù)輸出電路178、差動(dòng)數(shù)據(jù)輸入電路179以及電阻180。差動(dòng)時(shí)鐘輸出電路177具有數(shù)據(jù)輸入端子in、數(shù)據(jù)輸出端子outO、使能信號(hào)輸入端子en、數(shù)據(jù)輸出端子outl，并與時(shí)鐘發(fā)生器181、DAT0/RCLK+端子157、DAT1/RCLK-端子 158以及鏈路控制器172相連接，且具有以下2個(gè)功能。功能1 在從使能信號(hào)輸入端子en輸入用于使差動(dòng)時(shí)鐘輸出電路177成為啟動(dòng)狀態(tài)的使能信號(hào)期間成為啟動(dòng)狀態(tài)，根據(jù)從數(shù)據(jù)輸入端子in輸入的單端信號(hào)生成差動(dòng)信號(hào)， 并從數(shù)據(jù)輸出端子outO和數(shù)據(jù)輸出outl輸出。這里，差動(dòng)時(shí)鐘輸出電路177所輸出的差動(dòng)信號(hào)是峰值間的電位差為400mV左右的差動(dòng)信號(hào)，能夠輸出的差動(dòng)數(shù)據(jù)信號(hào)的最大工作頻率例如為1500MHz。功能2 在從使能信號(hào)輸入端子en沒(méi)有輸入使能信號(hào)期間為停止?fàn)顟B(tài)，數(shù)據(jù)輸出端子outO和數(shù)據(jù)輸出端子outl成為高阻抗?fàn)顟B(tài)。差動(dòng)數(shù)據(jù)輸出電路178是具有和差動(dòng)數(shù)據(jù)輸出電路1 相同的電路結(jié)構(gòu)和特征的電路，其與數(shù)據(jù)變換電路173、DO+端子159、DO-端子160以及鏈路控制器172相連接。差動(dòng)數(shù)據(jù)輸入電路179是具有和差動(dòng)數(shù)據(jù)輸入電路1 相同的電路結(jié)構(gòu)和特征的電路，其與Dl+端子161、D1-端子162、電阻180、檢測(cè)電路176以及數(shù)據(jù)變換電路173相連接。PLL電路174具有時(shí)鐘輸入端子和時(shí)鐘輸出端子，并與時(shí)鐘發(fā)生器181以及數(shù)據(jù)變換電路173相連接，且具有以下功能，即將例如150MHz的時(shí)鐘信號(hào)輸入到時(shí)鐘輸入端子后，生成頻率為輸入時(shí)鐘信號(hào)的頻率10倍的例如1500MHz的時(shí)鐘信號(hào)，并從輸出時(shí)鐘端子輸出。檢測(cè)電路176是具有和檢測(cè)電路1 相同的電路結(jié)構(gòu)的電路，并與Dl+端子161、 Dl-端子162、差動(dòng)數(shù)據(jù)輸入電路179以及鏈路控制器172相連接。電阻180是端子電阻，其與Dl+端子161以及Dl-端子162相連接，將從主機(jī)150 側(cè)觀察時(shí)的Dl+端子161和Dl-端子162之間的阻抗特性進(jìn)行整合，從而使差動(dòng)數(shù)據(jù)信號(hào)的振幅變得合適，其電阻值例如為100 Ω。數(shù)據(jù)變換電路173是具有和數(shù)據(jù)變換電路123相同的電路結(jié)構(gòu)的電路，其與差動(dòng)數(shù)據(jù)輸入電路128、差動(dòng)數(shù)據(jù)輸出電路129、鏈路控制器122、PLL電路124以及差動(dòng)時(shí)鐘輸入電路127相連接。鏈路控制器172與數(shù)據(jù)變換電路173、PLL電路174、差動(dòng)數(shù)據(jù)輸入電路179、差動(dòng)時(shí)鐘輸出電路177以及總線166相連接，并具有以下3個(gè)功能。功能1 控制物理層ΡΗΥ121，并與設(shè)備100進(jìn)行通信。功能2 將從設(shè)備100接收到的數(shù)據(jù)輸出到總線166。功能3 將發(fā)送至設(shè)備100的數(shù)據(jù)從總線166讀出。接著，以下，對(duì)主機(jī)側(cè)單端接口電路190的構(gòu)成進(jìn)行說(shuō)明。<主機(jī)側(cè)單端接口電路190>主機(jī)側(cè)單端接口電路190是在和設(shè)備100之間進(jìn)行利用單端信號(hào)的通信的接口電路，其包括緩沖電路191、數(shù)據(jù)處理電路192、上拉電阻182 上拉電阻186。緩沖電路191 與 DAT0/RCLK+ 端子 157、DATl/RCLK-端子 158、DAT2 端子 153、DAT3 端子154、CMD端子155、CLK端子156、數(shù)據(jù)處理電路192以及總線166相連接，具有以下3 個(gè)功能。功能1 分別接收從 DAT0/RCLK+ 端子 157、DATl/RCLK-端子 158、DAT2 端子 153、DAT3端子154以及CMD端子155所輸入的單端信號(hào)中的每個(gè)單端信號(hào)，并將接收到的信號(hào)中的每個(gè)信號(hào)輸出到數(shù)據(jù)處理電路192。功能2 分別接收從數(shù)據(jù)處理電路192所輸出的信號(hào)中的每個(gè)信號(hào)，并將接收到的信號(hào)中的每個(gè)信號(hào)分別輸出到相應(yīng)的端子。功能3 接收從時(shí)鐘發(fā)生器181所輸入的、例如50MHz的單端時(shí)鐘信號(hào)，并輸出到 CLK 端子 156。數(shù)據(jù)處理電路192與緩沖電路191、時(shí)鐘發(fā)生器181以及總線166相連接，具有利用緩沖電路191來(lái)與設(shè)備100進(jìn)行通信的功能、將從設(shè)備100接收到的數(shù)據(jù)輸出到總線166 的功能以及將發(fā)送至設(shè)備100的數(shù)據(jù)從總線166讀出的功能。上拉電阻182-上拉電阻186分別是為了使對(duì)應(yīng)的配線不會(huì)成為高阻抗?fàn)顟B(tài)而將電位上拉至VDD電位的電阻，其電阻值例如為50k Ω。下面說(shuō)明其他電路的構(gòu)成?！雌渌娐贰禃r(shí)鐘發(fā)生器181與鏈路控制器172、PLL電路174、差動(dòng)時(shí)鐘輸出電路177、緩沖電路191以及數(shù)據(jù)處理電路192相連接，并具有以下功能，即生成50MHz的時(shí)鐘信號(hào)和150MHz 的時(shí)鐘信號(hào)，并將生成的50MHz的時(shí)鐘信號(hào)輸出到緩沖電路191和數(shù)據(jù)處理電路192，將生成的150MHz的時(shí)鐘信號(hào)輸出到鏈路控制器172、PLL電路174和差動(dòng)時(shí)鐘輸出電路177。CPU163與總線166相連接，通過(guò)執(zhí)行存儲(chǔ)在R0M164或RAM165中的程序來(lái)控制R0M164、RAM165以及主機(jī)側(cè)接口電路151，并實(shí)現(xiàn)各種各樣的功能，例如由于將存儲(chǔ)在 RAM165中的數(shù)據(jù)存儲(chǔ)到閃存電路102中，因此通過(guò)指示鏈路控制器172來(lái)實(shí)現(xiàn)將數(shù)據(jù)發(fā)送給設(shè)備100的功能等。R0M164與總線166相連接，存儲(chǔ)有規(guī)定CPU163的動(dòng)作的程序和CPU163所利用的數(shù)據(jù)。RAM165與總線166相連接，將隨著CPU163執(zhí)行程序而產(chǎn)生的數(shù)據(jù)暫時(shí)存儲(chǔ)?？偩€166是與CPU163、R0M164、RAM165、鏈路控制器172以及數(shù)據(jù)處理電路192相連接的總線。VDD端子167和VSS端子168是用于向設(shè)備100供應(yīng)電位差為33V的電的端子。DAT2端子153、DAT3端子巧4以及CMD端子155分別是用于與設(shè)備100之間輸入輸出單端信號(hào)的輸入輸出端子，它們分別與緩沖電路191相連接。CLK端子156是用于向設(shè)備100輸入單端時(shí)鐘信號(hào)的輸出端子，其與緩沖電路191 相連接。DAT0/RCLK+端子157和DAT1/RCLK-端子158是兼用輸出端子對(duì)和2比特的輸入輸出端子的端子，它們分別與差動(dòng)時(shí)鐘輸出電路177、緩沖電路191相連接，其中，所述輸出端子對(duì)用于向設(shè)備100輸出差動(dòng)時(shí)鐘信號(hào)，所述2比特的輸入輸出端子用于在和設(shè)備100 之間輸入輸出2比特單端信號(hào)。DO+端子159和DO-端子160是用于輸出設(shè)備100的差動(dòng)數(shù)據(jù)信號(hào)的輸出端子對(duì)， 它們分別與差動(dòng)數(shù)據(jù)輸出電路178相連接。Dl+端子161和Dl-端子162是用于輸入來(lái)自設(shè)備100的差動(dòng)數(shù)據(jù)信號(hào)的輸入端子對(duì)，它們分別與差動(dòng)數(shù)據(jù)輸入電路179、檢測(cè)電路176以及電阻180相連接。
未圖示的輸入裝置例如通過(guò)鍵盤(pán)、鼠標(biāo)等構(gòu)成，其是輸入接口，用于接受來(lái)自操作主機(jī)150的用戶(hù)的、用來(lái)操作主機(jī)150的命令的輸入。下面利用附圖來(lái)說(shuō)明所述設(shè)備100和所述主機(jī)150的連接方式。圖3是設(shè)備100和作為主機(jī)150的一部分的連接器300的立體圖。設(shè)備100通過(guò)插入到連接器300中與主機(jī)150相連接。如圖3所示那樣，設(shè)備100為例如是長(zhǎng)度為32mm、寬度為24mm、厚度為2. Imm的卡片狀形狀，其主表面上具備金屬制(例如銅制)的端子群。主機(jī)150具備連接器300、連接電纜310和未圖示的主機(jī)機(jī)殼，連接器300和主機(jī)機(jī)殼通過(guò)連接電纜310而相互連接。連接器300具備用于插入設(shè)備100的插入孔301和插入孔301內(nèi)部的金屬制(例如銅制)的端子群。通過(guò)將設(shè)備100插入插入孔301中，插入孔301內(nèi)部的端子中的每個(gè)端子分別與相對(duì)應(yīng)的設(shè)備100側(cè)的端子中的每個(gè)端子成為相互物理接觸的狀態(tài)，即相互電連接的狀態(tài)。〈差動(dòng)信號(hào)〉下面利用

在設(shè)備100和主機(jī)150之間進(jìn)行通信所使用的差動(dòng)信號(hào)。圖4是作為設(shè)備100和主機(jī)150之間進(jìn)行通信所使用的差動(dòng)信號(hào)的一個(gè)例子的、 由差動(dòng)數(shù)據(jù)輸出電路178所輸出的差動(dòng)信號(hào)的時(shí)序圖。該例子為，當(dāng)在時(shí)刻Tl 時(shí)刻T5之間輸出差動(dòng)數(shù)據(jù)輸出電路178的使能信號(hào)時(shí)， 成為差動(dòng)數(shù)據(jù)輸出電路178將由差動(dòng)信號(hào)組成的包數(shù)據(jù)即差動(dòng)包信號(hào)輸出時(shí)的時(shí)序圖。如圖4所示，在設(shè)備100和主機(jī)150之間進(jìn)行通信所使用的差動(dòng)信號(hào)是當(dāng)一條信號(hào)線的電位為OV時(shí)另一條信號(hào)線的電位為400mV的、振幅為400mV的差動(dòng)信號(hào)。在時(shí)間Tl之前，未輸出差動(dòng)數(shù)據(jù)輸出電路178的使能信號(hào)，因此差動(dòng)數(shù)據(jù)輸出電路178為停止?fàn)顟B(tài)，并向DO+端子159和DO-端子160這兩個(gè)端子輸出作為VSS電位的OV 信號(hào)。在時(shí)間Tl，當(dāng)差動(dòng)數(shù)據(jù)輸出電路178的使能信號(hào)被輸出后，差動(dòng)數(shù)據(jù)輸出電路178 從停止?fàn)顟B(tài)變?yōu)閱?dòng)狀態(tài)，開(kāi)始輸出與作為輸入信號(hào)的邏輯值“0”相對(duì)應(yīng)的差動(dòng)Low信號(hào)。這里，差動(dòng)Low信號(hào)是表示邏輯值“0”的差動(dòng)信號(hào)，例如，是DO+端子159為0V、 DO-端子160為400mV的差動(dòng)信號(hào)。差動(dòng)數(shù)據(jù)輸出電路178達(dá)到啟動(dòng)狀態(tài)后就以1500MHz的工作頻率進(jìn)行工作，在輸入邏輯值“0”期間，繼續(xù)輸出差動(dòng)Low信號(hào)。到了時(shí)間T2后，開(kāi)始向差動(dòng)數(shù)據(jù)輸出電路178輸入由規(guī)定周期數(shù)所組成的同步信號(hào)，差動(dòng)數(shù)據(jù)輸出電路178開(kāi)始輸出與同步信號(hào)對(duì)應(yīng)的差動(dòng)信號(hào)即差動(dòng)同步信號(hào)。這里，同步信號(hào)是區(qū)別于在8b/10b方式中用于通常數(shù)據(jù)傳輸?shù)腄碼元的碼元，例如利用8b/10b方式中的被稱(chēng)為K28. 5的碼元。到了時(shí)間T3后，開(kāi)始向差動(dòng)數(shù)據(jù)輸出電路178輸入由8b/10b方式的D碼元的組合組成的包信號(hào)，差動(dòng)數(shù)據(jù)輸出電路178開(kāi)始輸出包。到了時(shí)間T4后，差動(dòng)數(shù)據(jù)輸出電路178的輸入信號(hào)為邏輯值“0”，差動(dòng)數(shù)據(jù)輸出電路178再次開(kāi)始輸出差動(dòng)Low信號(hào)。
13
在時(shí)間T5，當(dāng)未輸出差動(dòng)數(shù)據(jù)電路178的使能信號(hào)后，差動(dòng)數(shù)據(jù)輸出電路178從啟動(dòng)狀態(tài)變化為停止?fàn)顟B(tài)，開(kāi)始向DO+端子159和DO-端子160這兩個(gè)端子輸出作為VSS電位的OV信號(hào)?！磩?dòng)作〉包括設(shè)備100和主機(jī)的系統(tǒng)進(jìn)行例如主機(jī)150讀出設(shè)備100中所存儲(chǔ)的數(shù)據(jù)的處理等各種各樣的處理。這里，利用附圖來(lái)分別說(shuō)明在該系統(tǒng)進(jìn)行的處理中的、設(shè)備100進(jìn)行的特征性處理即設(shè)備側(cè)處理和主機(jī)150進(jìn)行的特征性處理即主機(jī)側(cè)處理?！丛O(shè)備側(cè)處理〉設(shè)備側(cè)處理是指設(shè)備100利用差動(dòng)信號(hào)與主機(jī)150進(jìn)行通信的處理。圖5是設(shè)備100進(jìn)行的設(shè)備側(cè)處理的流程圖。設(shè)備側(cè)處理是由用戶(hù)通過(guò)將設(shè)備100插入到連接器200中而開(kāi)始的，所述用戶(hù)利用包括設(shè)備100和主機(jī)150的系統(tǒng)。當(dāng)設(shè)備100被插入連接器200中后，VDD端子117和VDD端子167接觸，VSS端子 118和VSS端子168接觸，通過(guò)VDD端子117和VSS端子118從主機(jī)150接收例如3. 3V電位差的供電，并啟動(dòng)設(shè)備100。設(shè)備100啟動(dòng)后，鏈路控制器122和物理層PHY121被電源接通復(fù)位后被初始化 (步驟S500)，成為待機(jī)模式。在待機(jī)模式中，差動(dòng)時(shí)鐘輸入電路127和差動(dòng)數(shù)據(jù)輸入電路128以及差動(dòng)數(shù)據(jù)輸出電路1 為停止?fàn)顟B(tài)，PLL電路IM為未啟動(dòng)狀態(tài)。設(shè)備100為待機(jī)模式后，通過(guò)執(zhí)行后述的設(shè)備側(cè)初始化處理(步驟S510)，成為可以利用差動(dòng)信號(hào)和主機(jī)150進(jìn)行包通信的狀態(tài)。當(dāng)步驟S510的處理結(jié)束后，設(shè)備100執(zhí)行后述的包處理(步驟S520)，和主機(jī)150
進(jìn)行包通信。設(shè)備100在結(jié)束和主機(jī)150的包通信后，通過(guò)執(zhí)行后述的設(shè)備側(cè)待機(jī)模式轉(zhuǎn)移處理(步驟S530)再次成為待機(jī)模式。如果設(shè)備100再次成為待機(jī)模式后，從連接器200被拔出，并且不從VDD端子117 和VSS端子118供電的話(步驟S540 是)，則結(jié)束該設(shè)備側(cè)處理。如果設(shè)備100再次成為待機(jī)模式后，未從連接器200被拔出，并且不從VDD端子 117和VSS端子118供電的話(步驟S540 否)，則再次返回到步驟S510，執(zhí)行步驟S510之后的處理?！粗鳈C(jī)側(cè)處理〉主機(jī)側(cè)處理是指主機(jī)150利用差動(dòng)信號(hào)和設(shè)備100進(jìn)行通信的處理。圖6是主機(jī)150進(jìn)行的主機(jī)側(cè)處理的流程圖。主機(jī)側(cè)處理是通過(guò)用戶(hù)將設(shè)備100插入到連接器200，對(duì)主機(jī)150的輸入裝置進(jìn)行操作，并輸入表示設(shè)備100已與CPU163相連接的意思的通知信號(hào)后才開(kāi)始的，所述用戶(hù)利用包括設(shè)備100和主機(jī)150的系統(tǒng)。CPU163在被輸入了表示已與設(shè)備100相連接的意思的通知信號(hào)后，對(duì)鏈路控制器 172和物理層PHY171進(jìn)行電源接通復(fù)位并進(jìn)行初始化(步驟S600)。
鏈路控制器172和物理層PHY171被初始化后，通過(guò)執(zhí)行后述的主機(jī)側(cè)初始化處理 (步驟S610)，使設(shè)備100成為可以利用差動(dòng)信號(hào)進(jìn)行包通信的狀態(tài)。步驟S610的處理結(jié)束后，主機(jī)150執(zhí)行后述的包處理(步驟S620)，并和設(shè)備100
進(jìn)行包通信。主機(jī)150在結(jié)束和設(shè)備100的包通信后，執(zhí)行后述的主機(jī)側(cè)待機(jī)模式轉(zhuǎn)移處理 (步驟S630)，使設(shè)備100為待機(jī)模式，并使鏈路控制器172和物理層PHY171返回到已在步驟S600被初始化后的狀態(tài)。主機(jī)150在結(jié)束了步驟S630的處理之后，若由用戶(hù)操作主機(jī)150的輸入裝置并輸入表示CPU163未與設(shè)備100相連接的意思的通知信號(hào)(步驟S640 是)，則通過(guò)CPU163將供應(yīng)給鏈路控制器172和物理層PHY171的電源斷開(kāi)，并結(jié)束該主機(jī)側(cè)處理。主機(jī)150在結(jié)束步驟S630的處理結(jié)束之后，如果沒(méi)有輸入表示CPU163未與設(shè)備 100相連接的意思的通知信號(hào)(步驟S640 是)，則再次返回到步驟S610，執(zhí)行步驟S610以后的處理。<設(shè)備側(cè)初始化協(xié)議處理>設(shè)備側(cè)初始化協(xié)議處理是設(shè)備100成為可以利用差動(dòng)信號(hào)與主機(jī)150進(jìn)行包通信的狀態(tài)所需的處理。圖7是設(shè)備側(cè)初始化協(xié)議處理的流程圖。圖8是設(shè)備側(cè)初始化協(xié)議處理的時(shí)序圖。設(shè)備側(cè)初始化協(xié)議處理是隨著設(shè)備100成為待機(jī)模式而開(kāi)始的。設(shè)備100成為待機(jī)模式后，等待從DO+端子109和DO-端子110輸入差動(dòng)Low信號(hào)(步驟S700)。當(dāng)從DO+端子109和DO-端子110輸入差動(dòng)Low信號(hào)后(圖8的時(shí)間Tll)，檢測(cè)電路1 檢測(cè)到已輸入了差動(dòng)信號(hào)，輸出接收使能信號(hào)(步驟S705 時(shí)刻T12)。當(dāng)輸入接收使能信號(hào)后，差動(dòng)時(shí)鐘輸入電路127和差動(dòng)數(shù)據(jù)輸入電路1 成為啟動(dòng)狀態(tài)(步驟S710)。差動(dòng)時(shí)鐘輸入電路127開(kāi)始接收差動(dòng)基準(zhǔn)時(shí)鐘信號(hào)，差動(dòng)數(shù)據(jù)輸入電路1 開(kāi)始接收差動(dòng)Low信號(hào)(步驟S715)。鏈路控制器122開(kāi)始接收使能信號(hào)的基準(zhǔn)時(shí)鐘后，輸出使能模式信號(hào)和激活信號(hào) (步驟S720)，PLL電路IM被啟動(dòng)。以后，差動(dòng)時(shí)鐘輸入電路127的狀態(tài)為，不依賴(lài)于來(lái)自檢測(cè)電路126的接收使能信號(hào)，而是通過(guò)使能模式信號(hào)繼續(xù)接收基準(zhǔn)時(shí)鐘信號(hào)。另一方面，鏈路控制器122將使能信號(hào)輸出到差動(dòng)數(shù)據(jù)輸出電路1 后為啟動(dòng)狀態(tài)，從差動(dòng)數(shù)據(jù)輸出電路129向Dl+端子111和Dl-端子112輸出差動(dòng)Low信號(hào)(步驟 S725 時(shí)刻 T13)。PLL電路124即使被啟動(dòng)后也暫時(shí)處于振蕩不穩(wěn)定的狀態(tài)(PLL1M的振蕩等待狀態(tài)步驟S730)，之后振蕩穩(wěn)定后成為鎖定狀態(tài)后(步驟S73Q，通過(guò)向鏈路控制器122輸出鎖定信號(hào)，來(lái)通知已成為鎖定狀態(tài)的情況。鏈路控制器122接收到鎖定信號(hào)后，等待從DO+端子109和DO-端子110輸入差動(dòng)同步信號(hào)(步驟S740)。從DO+端子109和DO-端子110輸入差動(dòng)同步信號(hào)后，鏈路控制器122從差動(dòng)數(shù)據(jù)輸出電路129向Dl+端子111和Dl-端子112輸出差動(dòng)同步信號(hào)(步驟S745 時(shí)刻T14)， 并等待從DO+端子109和DO-端子110輸入差動(dòng)Low信號(hào)(步驟S750)。
差動(dòng)數(shù)據(jù)輸入電路1 接收到從DO+端子109和DO-端子110所輸入的差動(dòng)Low 信號(hào)后(時(shí)刻T15)，鏈路控制器122利用差動(dòng)數(shù)據(jù)輸出電路1 從Dl+端子111和Dl-端子112輸出了規(guī)定周期的差動(dòng)Low信號(hào)之后，停止對(duì)差動(dòng)數(shù)據(jù)輸出電路1 輸出的使能信號(hào)，使差動(dòng)數(shù)據(jù)輸出電路129為停止?fàn)顟B(tài)(步驟S755 時(shí)刻T16)。另一方面，當(dāng)未從DO+端子109和DO-端子110輸入差動(dòng)Low信號(hào)后，檢測(cè)電路 1 停止接收使能信號(hào)的輸出(步驟S760)。當(dāng)接收使能信號(hào)的輸出被停止后，差動(dòng)數(shù)據(jù)輸入電路1 為停止?fàn)顟B(tài)。當(dāng)步驟S755的處理和步驟S760的處理結(jié)束后，設(shè)備側(cè)初始化協(xié)議處理也結(jié)束。即使設(shè)備側(cè)初始化協(xié)議處理結(jié)束了，鏈路控制器122仍繼續(xù)輸出使能模式信號(hào)和激活信號(hào)，因此差動(dòng)時(shí)鐘輸入電路127繼續(xù)接收差動(dòng)基準(zhǔn)時(shí)鐘信號(hào)，PLL電路IM繼續(xù)振蕩狀態(tài)。<主機(jī)側(cè)初始化協(xié)議處理>主機(jī)側(cè)初始化協(xié)議處理是主機(jī)150將設(shè)備100設(shè)定為可以進(jìn)行通信的狀態(tài)的處理。圖9是主機(jī)側(cè)初始化協(xié)議處理的流程圖。圖10是在主機(jī)側(cè)初始化協(xié)議處理中，利用單端信號(hào)進(jìn)行主機(jī)側(cè)初始化協(xié)議處理時(shí)的時(shí)序圖。主機(jī)側(cè)初始化協(xié)議處理通過(guò)對(duì)鏈路控制器172和物理層PHY171進(jìn)行初始化而開(kāi)
始其處理。若鏈路控制器172和物理層PHY171被初始化，并成為主機(jī)側(cè)差動(dòng)接口電路170被正確啟動(dòng)后的狀態(tài)后(重復(fù)步驟S900 否，直到步驟S900為是)，鏈路控制器172向數(shù)據(jù)變換電路173輸出邏輯值“0”，向差動(dòng)時(shí)鐘輸出電路177輸出使能信號(hào)后成為啟動(dòng)狀態(tài)，向差動(dòng)數(shù)據(jù)輸出電路178輸出使能模式信號(hào)后成為啟動(dòng)狀態(tài)。差動(dòng)時(shí)鐘輸出電路177成為啟動(dòng)狀態(tài)后，利用時(shí)鐘發(fā)生器所輸入的150MHz的時(shí)鐘信號(hào)來(lái)生成150MHz的差動(dòng)基準(zhǔn)時(shí)鐘信號(hào)，并輸出到DAT0/RCLK+端子157和DAT1/RCLK-端子158，差動(dòng)數(shù)據(jù)輸出電路17成為啟動(dòng)狀態(tài)后，將與所輸入的邏輯值“0”相對(duì)應(yīng)的差動(dòng)Low 信號(hào)輸出到DO+端子159和DO-端子160(步驟S910)。另一方面，鏈路控制器172判斷在將使能信號(hào)輸出到差動(dòng)數(shù)據(jù)輸出電路178后，在規(guī)定時(shí)間tl (例如200 μ S)以?xún)?nèi)是否已從Dl+端子161和Dl-端子162輸入了差動(dòng)Low信號(hào)(步驟S920)。在步驟S920的處理中，當(dāng)在規(guī)定時(shí)間tl (例如200 μ s)以?xún)?nèi)輸入了差動(dòng)Low信號(hào)時(shí)(步驟S920 是)，鏈路控制器172利用差動(dòng)數(shù)據(jù)輸出電路178從DO+端子159和DO-端子160反復(fù)輸出差動(dòng)同步信號(hào)(步驟S930)，并等待從Dl+端子161和Dl-端子162輸入差動(dòng)同步信號(hào)(步驟S940)。當(dāng)差動(dòng)數(shù)據(jù)輸入電路179接收到從Dl+端子161和Dl-端子162輸入的差動(dòng)同步信號(hào)后，鏈路控制器172利用差動(dòng)數(shù)據(jù)輸出電路178從DO+端子159和DO-端子160輸出規(guī)定周期的差動(dòng)Low信號(hào)后，使差動(dòng)數(shù)據(jù)輸出電路178為停止?fàn)顟B(tài)，并停止差動(dòng)信號(hào)的輸出 (步驟 S950)。鏈路控制器172通過(guò)將差動(dòng)數(shù)據(jù)輸出電路178設(shè)為停止?fàn)顟B(tài)，并停止差動(dòng)信號(hào)的輸出，從而結(jié)束主機(jī)側(cè)初始化協(xié)議的處理。
這時(shí)候，即使主機(jī)側(cè)初始化協(xié)議處理結(jié)束，差動(dòng)時(shí)鐘輸出電路177仍繼續(xù)輸出差動(dòng)基準(zhǔn)時(shí)鐘信號(hào)。在步驟S920的處理中，當(dāng)在規(guī)定時(shí)間tl (例如200 μ s)以?xún)?nèi)未輸入差動(dòng)Low信號(hào)時(shí)(步驟S920 否)，鏈路控制器172使差動(dòng)時(shí)鐘輸出電路177為停止?fàn)顟B(tài)而停止差動(dòng)基準(zhǔn)時(shí)鐘信號(hào)的輸出，并使差動(dòng)數(shù)據(jù)輸出電路178為停止?fàn)顟B(tài)而停止差動(dòng)Low信號(hào)的輸出(步驟 S960)。在步驟S920的處理中，作為認(rèn)為在規(guī)定時(shí)間tl (例如200 μ s)以?xún)?nèi)未輸入差動(dòng) Low信號(hào)的情況的例子，認(rèn)為是以下情況在用于接收發(fā)送設(shè)備100的差動(dòng)信號(hào)的電路發(fā)生故障的情況、在設(shè)備100和主機(jī)150由于設(shè)備100的端子和主機(jī)150的端子之間接觸不良等原因而不能利用差動(dòng)信號(hào)進(jìn)行準(zhǔn)確地通信的情況、插入到連接器200中的設(shè)備不是設(shè)備 100而是未搭載有用于進(jìn)行差動(dòng)信號(hào)的收發(fā)的電路的設(shè)備的情況等。當(dāng)步驟S960的處理結(jié)束后，鏈路控制器172通過(guò)總線166將表示使用了差動(dòng)信號(hào)的通信未正確進(jìn)行的意思的信號(hào)輸出到數(shù)據(jù)處理電路192。數(shù)據(jù)處理電路192接收到表示使用了差動(dòng)信號(hào)的通信未正確進(jìn)行的意思的信號(hào)后，使用單端信號(hào)來(lái)與數(shù)據(jù)處理電路142進(jìn)行通信，并將設(shè)備100初始化(步驟S970 圖10 的時(shí)刻T21 時(shí)刻T22之間)。當(dāng)設(shè)備100被初始化后，主機(jī)側(cè)初始化協(xié)議處理結(jié)束。這時(shí)，使用單端信號(hào)來(lái)進(jìn)行之后的設(shè)備100和主機(jī)150的通信。<包發(fā)送處理>包發(fā)送處理是指利用差動(dòng)信號(hào)由主機(jī)150向設(shè)備100或由設(shè)備100向主機(jī)150發(fā)送包的處理。這里，對(duì)利用差動(dòng)信號(hào)由主機(jī)150向設(shè)備100發(fā)送包的情況進(jìn)行說(shuō)明，利用差動(dòng)信號(hào)由設(shè)備100向主機(jī)150發(fā)送包信號(hào)的情況的處理是相同的。圖11是包發(fā)送處理的流程圖。圖12是包發(fā)送處理的時(shí)序圖。主機(jī)150的鏈路控制器172在利用差動(dòng)信號(hào)進(jìn)行將包發(fā)送給設(shè)備100的處理時(shí)， 首先利用差動(dòng)數(shù)據(jù)輸出電路178從DO+端子159和DO-端子160輸出規(guī)定周期的差動(dòng)Low 信號(hào)(步驟SllOO 圖12的時(shí)刻T31)。當(dāng)從設(shè)備100的DO+端子109和DO-端子110輸入差動(dòng)Low信號(hào)后，檢測(cè)電路1 檢測(cè)到已輸入差動(dòng)Low信號(hào)并輸出接收使能信號(hào)，差動(dòng)數(shù)據(jù)輸入電路1 成為啟動(dòng)狀態(tài) (步驟S1110)，開(kāi)始接收差動(dòng)Low信號(hào)。主機(jī)150的鏈路控制器172輸出規(guī)定周期的差動(dòng)Low信號(hào)后，利用差動(dòng)數(shù)據(jù)輸出電路178從DO+端子159和DO-端子160例如連續(xù)10次輸出的差動(dòng)同步信號(hào)(步驟Sl 120 時(shí)刻T32)。設(shè)備100的鏈路控制器122通過(guò)差動(dòng)數(shù)據(jù)輸入電路1 接收差動(dòng)同步信號(hào)。步驟S1120的處理結(jié)束后，主機(jī)150的鏈路控制器172利用差動(dòng)數(shù)據(jù)輸出電路178 從DO+端子159和DO-端子160輸出由差動(dòng)信號(hào)組成的包(步驟Sl 130 時(shí)刻T33)。設(shè)備100的鏈路控制器122通過(guò)差動(dòng)數(shù)據(jù)輸入電路1 接收包。步驟S1130的處理結(jié)束后，主機(jī)150的鏈路控制器172利用差動(dòng)數(shù)據(jù)輸出電路178 從DO+端子159和DO-端子160輸出規(guī)定周期的差動(dòng)Low信號(hào)(步驟S1140 時(shí)刻T34)。
設(shè)備100的鏈路控制器122通過(guò)差動(dòng)數(shù)據(jù)輸入電路1 接收到差動(dòng)Low信號(hào)后， 使差動(dòng)數(shù)據(jù)輸出電路178為停止?fàn)顟B(tài)，并停止從DO+端子159和DO-端子160輸出差動(dòng)信號(hào)(步驟Sl 150 時(shí)刻T35)。當(dāng)未從DO+端子109和DO-端子110輸入差動(dòng)信號(hào)時(shí)，檢測(cè)電路1 未檢測(cè)到差動(dòng)信號(hào)，停止接收使能信號(hào)的輸出，差動(dòng)數(shù)據(jù)輸入電路1 為停止?fàn)顟B(tài)，結(jié)束包發(fā)送處理。<主機(jī)側(cè)待機(jī)模式轉(zhuǎn)移處理>主機(jī)側(cè)待機(jī)模式轉(zhuǎn)移處理是主機(jī)150與設(shè)備100進(jìn)行通信，并使設(shè)備100轉(zhuǎn)移為待機(jī)模式的處理。圖13是主機(jī)側(cè)待機(jī)模式轉(zhuǎn)移處理的流程圖。主機(jī)側(cè)待機(jī)模式轉(zhuǎn)移處理開(kāi)始后，主機(jī)150將使設(shè)備100為待機(jī)模式的意思的命令(以下稱(chēng)為待機(jī)命令)作為包發(fā)送給設(shè)備100(步驟S1300)。待機(jī)命令的發(fā)送是由上述的包發(fā)送處理來(lái)實(shí)現(xiàn)的。主機(jī)150從設(shè)備100接收到表示已接收到待機(jī)命令的意思的命令(以下稱(chēng)為回復(fù)命令)后(步驟S1310)，進(jìn)行待機(jī)，直到發(fā)送待機(jī)命令后經(jīng)過(guò)規(guī)定時(shí)間t2(例如200 μ s)， 且從檢測(cè)電路176不輸出接收使能信號(hào)為止(步驟S1320)。當(dāng)步驟S1320的處理結(jié)束后，主機(jī)150使鏈路控制器172和物理層ΡΗΥ171返回到剛進(jìn)行電源接通復(fù)位且初始化之后的狀態(tài)(步驟S1330)，并停止由差動(dòng)時(shí)鐘輸出電路177 輸出差動(dòng)基準(zhǔn)時(shí)鐘信號(hào)(步驟S1340)。主機(jī)150停止了從差動(dòng)時(shí)鐘輸出電路177輸出差動(dòng)基準(zhǔn)時(shí)鐘信號(hào)后，結(jié)束主機(jī)側(cè)待機(jī)模式轉(zhuǎn)移處理。<設(shè)備側(cè)待機(jī)模式轉(zhuǎn)移處理>設(shè)備側(cè)待機(jī)模式轉(zhuǎn)移處理是指設(shè)備100從主機(jī)150接收待機(jī)命令，并使本機(jī)為待機(jī)模式的處理。圖14是設(shè)備側(cè)待機(jī)模式轉(zhuǎn)移處理的流程圖。設(shè)備側(cè)待機(jī)模式轉(zhuǎn)移處理是通過(guò)設(shè)備100接收由主機(jī)150發(fā)送的待機(jī)命令而開(kāi)始的。設(shè)備100接收到由主機(jī)150發(fā)送的待機(jī)命令后(步驟S1400)，將表示接收了待機(jī)命令的意思的命令(以下稱(chēng)為回復(fù)命令)發(fā)送給主機(jī)150(步驟S1410)。回復(fù)命令的發(fā)送是通過(guò)上述的包發(fā)送處理而實(shí)現(xiàn)的。步驟S1410的處理結(jié)束后，設(shè)備100進(jìn)行待機(jī)，直到從檢測(cè)電路1 不輸出接收使能信號(hào)為止(步驟S1420)。步驟S1420的處理結(jié)束后，設(shè)備100使鏈路控制器122和物理層PHY121為剛剛被電源接通復(fù)位且初始化之后的狀態(tài)即待機(jī)模式模式(步驟S1430)。在步驟S1430的處理中，鏈路控制器122停止使能模式信號(hào)的輸出和激活信號(hào)的輸出。步驟S1430的處理結(jié)束后，設(shè)備100停止接收由主機(jī)150供應(yīng)的差動(dòng)基準(zhǔn)時(shí)鐘信號(hào)(步驟S1440)，并結(jié)束設(shè)備側(cè)待機(jī)模式轉(zhuǎn)移處理。這里，設(shè)備100需要在規(guī)定時(shí)刻t2(例如200 μ s)以?xún)?nèi)執(zhí)行以下處理，即從向主機(jī) 150發(fā)送回復(fù)命令之后(步驟S1410)，直到停止接收由主機(jī)150提供的差動(dòng)基準(zhǔn)時(shí)鐘信號(hào)(步驟S1440)的處理。其原因是，若設(shè)備100未接收到差動(dòng)基準(zhǔn)時(shí)鐘信號(hào)，就不能執(zhí)行步驟S1430的處理和步驟S1440的處理。反過(guò)來(lái)說(shuō)，為了使設(shè)備100正常地執(zhí)行步驟S1430的處理和步驟S1440的處理，主機(jī)150需要在步驟S1320 (參照?qǐng)D13)待機(jī)規(guī)定時(shí)刻t2 (例如200
〈總結(jié)〉根據(jù)包括設(shè)備100和主機(jī)150的上述系統(tǒng)，通過(guò)控制差動(dòng)數(shù)據(jù)輸入電路1 通過(guò)差動(dòng)信號(hào)的接收專(zhuān)用端子對(duì)(DO+端子109、DO-端子110)而從主機(jī)150輸入的差動(dòng)信號(hào)， 從而控制其啟動(dòng)，在被啟動(dòng)后，通過(guò)由鏈路控制器122所輸出的使能模式信號(hào)來(lái)維持啟動(dòng)狀態(tài)，其中，所述差動(dòng)數(shù)據(jù)輸入電路128與兼用差動(dòng)信號(hào)的接收端子和單端信號(hào)的發(fā)送接收端子的端子對(duì)(DAT0/RCLK+端子107、DAT1/RCLK-端子108)相連接。當(dāng)鏈路控制器122在輸出使能模式信號(hào)時(shí)接收到待機(jī)命令，等待檢測(cè)電路1 不檢測(cè)差動(dòng)信號(hào)的輸入，并停止使能模式信號(hào)的輸出。另外，通過(guò)初始化協(xié)議處理，PLL電路IM暫時(shí)成為穩(wěn)定地振蕩的狀態(tài)，之后，PLL 電路IM繼續(xù)進(jìn)行振蕩直到通過(guò)待機(jī)模式轉(zhuǎn)移處理來(lái)停止動(dòng)作為止。因此，設(shè)備100沒(méi)有必要在每次進(jìn)行通信時(shí)等待PLL電路124的振蕩。<變形例>< 概要 >下面，作為本發(fā)明的接口電路的實(shí)施方式之一，對(duì)實(shí)施方式涉及的包括設(shè)備100 和主機(jī)150的系統(tǒng)的一部分進(jìn)行變形后的變形系統(tǒng)中所利用的接口電路進(jìn)行說(shuō)明。在實(shí)施方式中對(duì)以下例子進(jìn)行了說(shuō)明，即在輸出差動(dòng)信號(hào)的差動(dòng)信號(hào)輸出電路的每個(gè)差動(dòng)信號(hào)輸出電路在從使能信號(hào)輸入端子en沒(méi)有輸入使能信號(hào)期間，從數(shù)據(jù)輸出端子outO和數(shù)據(jù)輸出端子outl繼續(xù)輸出VSS電位的信號(hào)，但是在變形例中的例子為，在輸出差動(dòng)信號(hào)的差動(dòng)信號(hào)輸出電路的每個(gè)差動(dòng)信號(hào)輸出電路在從使能信號(hào)輸入端子en沒(méi)有輸入使能信號(hào)期間，數(shù)據(jù)輸出端子outO和數(shù)據(jù)輸出端子outl為高阻抗?fàn)顟B(tài)。下面參照附圖，以和實(shí)施方式的接口電路的不同點(diǎn)為中心對(duì)本變形例的接口電路的構(gòu)成進(jìn)行說(shuō)明?！礃?gòu)成〉圖15是設(shè)備900和主機(jī)950的電路圖。設(shè)備900根據(jù)實(shí)施方式的設(shè)備100，將差動(dòng)數(shù)據(jù)輸出電路1 變更為差動(dòng)數(shù)據(jù)電路928，在與Dl+端子111相連的配線上追加連接上拉電阻911，在與Dl-端子112相連的配線上追加連接上拉電阻912。隨著這些變更以及追加，作為經(jīng)這些變更以及追加之后的電路的上位階層的物理層PHY121變更為物理層PHY921，設(shè)備側(cè)差動(dòng)接口電路120變更為設(shè)備側(cè)差動(dòng)接口電路 920，設(shè)備側(cè)接口電路101變更為設(shè)備側(cè)接口電路901。差動(dòng)數(shù)據(jù)輸出電路9 是由實(shí)施方式中的差動(dòng)數(shù)據(jù)輸出電路129的功能的一部分進(jìn)行了變形后而得到的，除了差動(dòng)數(shù)據(jù)輸出電路1 的功能1以外，還具有以下功能。變形功能2 在從使能信號(hào)輸入端子en沒(méi)有使能信號(hào)輸入的期間成為停止?fàn)顟B(tài)， 使數(shù)據(jù)輸出端子outO的輸出和數(shù)據(jù)輸出端子outl的輸出為高阻抗?fàn)顟B(tài)。
上拉電阻911、上拉電阻912是為了不使其各自對(duì)應(yīng)的配線成為高阻抗?fàn)顟B(tài)而將電位上拉到VDD電位(例如3. 3V)的電阻，其電阻值例如為50k Ω。主機(jī)950從實(shí)施方式中的主機(jī)150將差動(dòng)時(shí)鐘輸出電路177變更為差動(dòng)時(shí)鐘輸出電路977，將差動(dòng)數(shù)據(jù)輸出電路178變更為差動(dòng)數(shù)據(jù)輸出電路978，在與DO+端子159相連的配線上追加連接上拉電阻903，在與DO-端子160相連的配線上追加連接上拉電阻904。隨著這些變更以及追加，作為經(jīng)這些變更以及追加之后的電路的上位階層的物理層ΡΗΥ171變更為物理層ΡΗΥ971，主機(jī)側(cè)差動(dòng)接口電路170變更為主機(jī)側(cè)差動(dòng)接口電路 970，主機(jī)側(cè)單端接口電路190變更為主機(jī)側(cè)單端接口電路990，主機(jī)側(cè)接口電路151變更為設(shè)備側(cè)接口電路951。差動(dòng)時(shí)鐘輸出電路977是具有和差動(dòng)數(shù)據(jù)輸出電路9 相同的電路結(jié)構(gòu)和特征的電路。 差動(dòng)數(shù)據(jù)輸出電路978是具有和差動(dòng)數(shù)據(jù)輸出電路9 相同的電路結(jié)構(gòu)和特征的電路。<差動(dòng)信號(hào)>下面利用附圖對(duì)上述設(shè)備900和主機(jī)950之間的通信所使用的差動(dòng)信號(hào)進(jìn)行說(shuō)明。圖16是作為設(shè)備900和主機(jī)950之間的通信所使用的差動(dòng)信號(hào)一個(gè)例子的、于差動(dòng)數(shù)據(jù)輸出電路978所輸出的差動(dòng)信號(hào)的時(shí)序圖。如圖16所示，設(shè)備100和主機(jī)150之間的通信所使用的差動(dòng)信號(hào)是在一條信號(hào)線的電位為OV時(shí)另一條信號(hào)線的電位為400mV的、振幅為400mV的差動(dòng)信號(hào)。另外，當(dāng)差動(dòng)數(shù)據(jù)輸出電路978的輸出為高阻抗?fàn)顟B(tài)期間，DO+端子159和DO-端子160分別通過(guò)上拉電阻被上拉到VDD電位(例如3. 3V)。在時(shí)刻Tl之前，差動(dòng)數(shù)據(jù)輸出電路978的使能信號(hào)為邏輯值“0”，因此，差動(dòng)數(shù)據(jù)輸出電路178為停止?fàn)顟B(tài)，DO+端子159和DO-端子160這兩個(gè)端子通過(guò)上拉電阻被上拉到VDD電位(例如3. 3V)。在時(shí)刻Tl，當(dāng)差動(dòng)數(shù)據(jù)輸出電路978的使能信號(hào)從邏輯值“0”變?yōu)檫壿嬛怠?1”后， 差動(dòng)數(shù)據(jù)輸出電路978從停止?fàn)顟B(tài)變?yōu)閱?dòng)狀態(tài)，輸入信號(hào)是邏輯值“0”，所以開(kāi)始輸出 DO+端子159為0V，DO-端子160為400mV的差動(dòng)Low信號(hào)。差動(dòng)數(shù)據(jù)輸出電路178成為啟動(dòng)狀態(tài)后，以1500MHz的工作頻率進(jìn)行工作，在輸入邏輯值“0”的期間，繼續(xù)輸出差動(dòng)Low信號(hào)。在時(shí)刻T2，當(dāng)開(kāi)始向差動(dòng)數(shù)據(jù)輸出電路178輸入由規(guī)定周期數(shù)所組成的同步信號(hào)后，差動(dòng)數(shù)據(jù)輸出電路178開(kāi)始輸出差動(dòng)同步信號(hào)。在時(shí)刻T3，當(dāng)開(kāi)始向差動(dòng)輸出電路178輸入包信號(hào)后，差動(dòng)數(shù)據(jù)輸出電路178開(kāi)始輸出差動(dòng)包信號(hào)。在時(shí)刻T4，當(dāng)差動(dòng)數(shù)據(jù)輸出電路178的輸入信號(hào)為邏輯值“0”后，差動(dòng)數(shù)據(jù)輸出電路178開(kāi)始輸出例如DO+端子159為0V、DO-端子160為400mV的差動(dòng)Low信號(hào)。在時(shí)刻T5，當(dāng)差動(dòng)數(shù)據(jù)輸出電路178的使能信號(hào)由邏輯值“ 1”變?yōu)檫壿嬛怠?”后， 差動(dòng)數(shù)據(jù)輸出電路178從啟動(dòng)狀態(tài)變?yōu)橥Ｖ範(fàn)顟B(tài)，DO+端子159和DO-端子160這兩個(gè)端子通過(guò)上拉電阻被上拉到VDD電位(例如1. 8V)。
20
〈動(dòng)作〉包括設(shè)備900和主機(jī)950的變形系統(tǒng)進(jìn)行的處理和實(shí)施方式中的包括設(shè)備100和主機(jī)159的系統(tǒng)的處理相同。因此，這里省略對(duì)包括設(shè)備900和主機(jī)950的變形系統(tǒng)的動(dòng)作的說(shuō)明。< 補(bǔ)充 >以上，作為本發(fā)明的接口電路的一個(gè)實(shí)施方式，利用實(shí)施方式、變形例對(duì)作為通信方式支持單端方式和差動(dòng)方式這兩種方式的接口電路進(jìn)行了說(shuō)明，但也可以進(jìn)行以下變形，本發(fā)明當(dāng)然不限于所述實(shí)施方式所表示的接口電路。(1)在實(shí)施方式中，對(duì)設(shè)備100為內(nèi)存卡的情況進(jìn)行了說(shuō)明，但只要是具有和設(shè)備側(cè)接口電路101同等功能的電路即可，無(wú)需一定是內(nèi)存卡。例如考慮具有RF(RadiC) Frequency 射頻)接收器等的WLAN(Wireless Local Area Network 無(wú)線局域網(wǎng)絡(luò))設(shè)備寸。(2)在實(shí)施方式中，對(duì)主機(jī)150為個(gè)人計(jì)算機(jī)的情況進(jìn)行了說(shuō)明，但只要具有有和主機(jī)側(cè)接口電路151同等功能的電路即可，無(wú)需一定是個(gè)人計(jì)算機(jī)。例如考慮藍(lán)光錄像機(jī)等AV(Audio Visual 視聽(tīng))設(shè)備、移動(dòng)電話等。(3)在實(shí)施方式中，對(duì)PLL電路IM和PLL電路174輸出為輸入時(shí)鐘信號(hào)的10倍的輸出時(shí)鐘信號(hào)的情況進(jìn)行了說(shuō)明，但只要具有將時(shí)鐘發(fā)生器181所生成的時(shí)鐘頻率變換為通信所利用的差動(dòng)信號(hào)的工作頻率的功能即可，無(wú)需一定輸出10倍的輸出時(shí)鐘信號(hào)，例如也可以是30倍等。(4)在實(shí)施方式中，對(duì)時(shí)鐘發(fā)生器181對(duì)PLL電路174輸出頻率為150MHz的時(shí)鐘信號(hào)的情況進(jìn)行了說(shuō)明，但只要通過(guò)PLL電路174倍增后的時(shí)鐘信號(hào)的頻率成為通信所使用的差動(dòng)信號(hào)的工作頻率即可，無(wú)需一定輸出150MHz的時(shí)鐘信號(hào)，例如也可以輸出50MHz 的時(shí)鐘信號(hào)。(5)在實(shí)施方式中，對(duì)通信所使用的差動(dòng)信號(hào)的振幅為400mV的情況進(jìn)行了說(shuō)明， 但只要設(shè)備100和主機(jī)150在通信中能夠利用即可，振幅無(wú)需一定是400mV，例如也可以是 200mV、800mV 等。(6)在實(shí)施方式中，對(duì)數(shù)據(jù)變換電路123以8b/10b方式進(jìn)行編碼或解碼的情況進(jìn)行了說(shuō)明，但只要是用于提高通信所使用的差動(dòng)信號(hào)的品質(zhì)的編碼或解碼方式即可，無(wú)需一定以8b/10b方式進(jìn)行編碼或解碼，例如，也可以以64b/66b方式進(jìn)行編碼或解碼。進(jìn)一步，也可以考慮無(wú)需一定進(jìn)行編碼本身的情況。(7)在實(shí)施方式中，對(duì)設(shè)備100被供應(yīng)電位差3. 3V電力的情況進(jìn)行了說(shuō)明，但只要是設(shè)備100能夠正常工作的電位差即可，電位差無(wú)需一定3. 3V，例如也可以是1. 8V。另外，也可以是，獨(dú)立設(shè)置單端接口用的電源端子和差動(dòng)接口用的電源端子，并且例如對(duì)單端接口獨(dú)立供應(yīng)3. 3V，而對(duì)差動(dòng)接口獨(dú)立供應(yīng)1. 8V。(8)在實(shí)施方式中，對(duì)主機(jī)側(cè)處理通過(guò)用戶(hù)輸入表示設(shè)備100已與CPU163相連接的意思的通知信號(hào)而開(kāi)始的情況進(jìn)行了說(shuō)明，但只要通過(guò)檢測(cè)到設(shè)備100已與主機(jī)150相連接而開(kāi)始即可，無(wú)需一定通過(guò)由用戶(hù)輸入表示設(shè)備100已與主機(jī)150相連接的意思的命令而開(kāi)始。例如，也可以是，連接器200具有能夠檢測(cè)到設(shè)備100已被插入的傳感器，主機(jī)側(cè)處理通過(guò)利用該傳感器檢測(cè)到設(shè)備100以插入到連接器200中，從而開(kāi)始該處理。(9)在變形例中，檢測(cè)電路1 采用當(dāng)輸入端子對(duì)的電位差為閾值(這里為 200mV)以上時(shí)輸出接收使能信號(hào)的電路，但只要能夠檢測(cè)到差動(dòng)信號(hào)被輸入到輸入端子對(duì)并輸出接收使能信號(hào)即可，無(wú)需一定是在輸入端子對(duì)的電位差為閾值(這里為200mV)以上時(shí)輸出接收使能信號(hào)的電路。例如，可以考慮圖17所示的檢測(cè)電路1700等。檢測(cè)電路1700包括電平判定電路1701、電平判定電路1702和二輸入邏輯與非電路1703，并具備2個(gè)輸入端子和1個(gè)輸出端子。電平判定電路1701和電平判定電路1702分別為在輸入上拉電位(例如3. 3V)和差動(dòng)信號(hào)的最大電位(例如400mV)之間的規(guī)定電位(例如1.35V)以上的信號(hào)后，輸出邏輯值“1”，在輸入小于規(guī)定電位(例如1.35V)的信號(hào)后，輸出邏輯值“0”的電路。該檢測(cè)電路1700在2個(gè)輸入端子分別為上拉電位(例如1. 8V)時(shí)，輸出邏輯值 “0”，而當(dāng)2個(gè)輸入端子中的至少一個(gè)輸入端子的電位比差動(dòng)信號(hào)的最大電位(例如400mV) 低時(shí)，輸出邏輯值“1”。因此，代替變形例中的檢測(cè)電路126，可以利用該檢測(cè)電路1700作為檢測(cè)出對(duì)輸入端子輸入差動(dòng)信號(hào)并輸出接收使能信號(hào)的電路。(10)在實(shí)施方式中，當(dāng)差動(dòng)數(shù)據(jù)輸出電路129為停止?fàn)顟B(tài)后，通過(guò)內(nèi)置的下拉電路使數(shù)據(jù)輸出端子outO和數(shù)據(jù)輸出端子outl的電位為VSS電位，但只要是當(dāng)差動(dòng)數(shù)據(jù)輸出電路129為停止?fàn)顟B(tài)后，Dl+端子111的電位和Dl-端子112的電位為VSS電位的結(jié)構(gòu)即可，無(wú)需一定通過(guò)內(nèi)置的下拉電路來(lái)使數(shù)據(jù)輸出端子outO和數(shù)據(jù)輸出端子outl的電位為VSS電位。例如，差動(dòng)數(shù)據(jù)輸出電路1 可以是在成為停止?fàn)顟B(tài)后，數(shù)據(jù)輸出端子outO和數(shù)據(jù)輸出端子outl成為高阻抗?fàn)顟B(tài)的結(jié)構(gòu)，也可以是在Dl+端子111和Dl-端子112上分別連接有差動(dòng)數(shù)據(jù)輸出電路129的外部下拉電阻的結(jié)構(gòu)。(11)下面，進(jìn)一步對(duì)本發(fā)明一個(gè)實(shí)施方式的接口電路的結(jié)構(gòu)及其變形例和各種效果進(jìn)行說(shuō)明。(a)本發(fā)明的一個(gè)實(shí)施方式中的接口電路的特征在于，具備第1輸入端子，通過(guò)傳輸單端信號(hào)和差動(dòng)信號(hào)的外部第1傳輸路徑來(lái)輸入信號(hào)；第2輸入端子，通過(guò)傳輸差動(dòng)信號(hào)的外部第2傳輸路徑來(lái)輸入信號(hào)；單端信號(hào)接收器和差動(dòng)信號(hào)接收器，通過(guò)線路與所述第1輸入端子連接，并聯(lián)地供應(yīng)由所述第1端子所輸入的信號(hào)；檢測(cè)電路，通過(guò)線路與所述第2輸入端子連接，并檢測(cè)由所述第2輸入端子輸入了差動(dòng)信號(hào)；以及控制器，當(dāng)通過(guò)所述檢測(cè)電路檢測(cè)到由所述第2輸入端子輸入的差動(dòng)信號(hào)后，開(kāi)始向所述差動(dòng)信號(hào)接收器繼續(xù)輸出使能信號(hào)，當(dāng)所述檢測(cè)電路在所述差動(dòng)信號(hào)接收器為停止?fàn)顟B(tài)時(shí)檢測(cè)到所述差動(dòng)信號(hào)的輸入后，啟動(dòng)所述差動(dòng)信號(hào)接收器，所述差動(dòng)信號(hào)接收器在輸入所述使能信號(hào)期間，繼續(xù)被啟動(dòng)的狀態(tài)。通過(guò)具備上述結(jié)構(gòu)的本發(fā)明的接口電路，差動(dòng)信號(hào)接收器在輸入使能信號(hào)期間， 繼續(xù)被啟動(dòng)的狀態(tài)。因此，可以將差動(dòng)信號(hào)接收器在非期望的時(shí)刻而停止的可能性抑制得較低。圖18是上述變形例的接口電路1800的電路圖。
如圖18所示，接口電路1800包括第1輸入端子1810、第2輸入端子1820、單端信號(hào)接收器1830、差動(dòng)信號(hào)接收器1850、檢測(cè)電路1840以及控制器1860，其中，所述第1輸入端子1810包括輸入口 A1811和輸入口 B1812，所述第2輸入端子1820包括輸入口 C1821 和輸入口 D1822。第1輸入端子1810通過(guò)傳輸單端信號(hào)和差動(dòng)信號(hào)的第1傳輸路徑1891來(lái)輸入信號(hào)。第2輸入端子1820通過(guò)傳輸差動(dòng)信號(hào)的第2傳輸路徑1892來(lái)輸入信號(hào)。單端信號(hào)接收器1830和差動(dòng)信號(hào)接收器1850通過(guò)線路與第1輸入端子1810相連接，并聯(lián)地供應(yīng)由所述第1輸入端子1810所輸入的信號(hào)。檢測(cè)電路1840通過(guò)線路與第2輸入端子1820連接，檢測(cè)從第2輸入端子1820輸入了差動(dòng)信號(hào)的情況，當(dāng)在差動(dòng)信號(hào)接收器1850為停止?fàn)顟B(tài)時(shí)檢測(cè)差動(dòng)信號(hào)的輸入后，啟動(dòng)差動(dòng)信號(hào)接收器1850?？刂破?860在通過(guò)檢測(cè)電路1840檢測(cè)到差動(dòng)信號(hào)后，將使能信號(hào)輸出給差動(dòng)信號(hào)接收器1850。差動(dòng)信號(hào)接收器1850在從控制器1860輸入使能信號(hào)期間繼續(xù)啟動(dòng)狀態(tài)。作為一個(gè)例子，單端信號(hào)接收器1830通過(guò)1組CMOS緩沖器而實(shí)現(xiàn)。作為一個(gè)例子，檢測(cè)電路1840作為實(shí)施方式的檢測(cè)電路126(參照?qǐng)D1)而實(shí)現(xiàn)。作為一個(gè)例子，差動(dòng)信號(hào)接收器1850包括實(shí)施方式中的邏輯或電路125和實(shí)施方式中的差動(dòng)時(shí)鐘輸入電路127，邏輯或電路125的輸出通過(guò)與差動(dòng)時(shí)鐘輸入電路127的使能信號(hào)輸入端子en相連接而實(shí)現(xiàn)。(b)另外，也可以是，所述差動(dòng)信號(hào)接收器在啟動(dòng)時(shí)被輸入差動(dòng)時(shí)鐘信號(hào)后，生成并輸出和該差動(dòng)時(shí)鐘信號(hào)的頻率相同的單端信號(hào)即時(shí)鐘信號(hào)；該接口電路具備時(shí)鐘變換電路，當(dāng)輸入由所述差動(dòng)信號(hào)接收器所輸出的第1時(shí)鐘信號(hào)后，生成并輸出比該第1時(shí)鐘信號(hào)的頻率要高的第2時(shí)鐘信號(hào)；差動(dòng)數(shù)據(jù)信號(hào)接收器，通過(guò)線路與所述第2輸入端子連接， 接收從所述第2輸入端子所輸入的信號(hào)；以及差動(dòng)信號(hào)驅(qū)動(dòng)器，當(dāng)不是停止?fàn)顟B(tài)時(shí)將和第2 時(shí)鐘信號(hào)同步的差動(dòng)信號(hào)輸出到外部的第3傳輸路徑，所述檢測(cè)電路在所述差動(dòng)信號(hào)接收器為停止?fàn)顟B(tài)時(shí)檢測(cè)到所述差動(dòng)信號(hào)的輸入后，啟動(dòng)所述差動(dòng)信號(hào)接收器，在所述差動(dòng)信號(hào)接收器啟動(dòng)的狀態(tài)時(shí)未檢測(cè)到所述差動(dòng)信號(hào)的輸入時(shí)，停止所述差動(dòng)信號(hào)接收器，所述差動(dòng)信號(hào)驅(qū)動(dòng)器在停止?fàn)顟B(tài)中為輸出是高阻抗的狀態(tài)。這樣，通過(guò)控制從第2輸入端子所輸入的差動(dòng)信號(hào)，可以繼續(xù)維持差動(dòng)信號(hào)接收器的啟動(dòng)狀態(tài)，而且可以使差動(dòng)數(shù)據(jù)信號(hào)接收器為停止?fàn)顟B(tài)。(c)另外，也可以是，具備狀態(tài)維持電路，使所述差動(dòng)信號(hào)驅(qū)動(dòng)器為停止?fàn)顟B(tài)時(shí)的所述第3傳輸路徑的電位為接地電位，所述檢測(cè)電路在所述第2輸入端子所輸入的信號(hào)的振幅達(dá)到規(guī)定電位以上時(shí)進(jìn)行所述差動(dòng)信號(hào)的檢測(cè)。這樣，通過(guò)檢查出第3傳輸路徑的電位未維持在接地電位，可以知道差動(dòng)信號(hào)驅(qū)動(dòng)器未處于停止?fàn)顟B(tài)。(d)另外，也可以是，具備狀態(tài)維持電路，使所述差動(dòng)信號(hào)驅(qū)動(dòng)器為停止?fàn)顟B(tài)時(shí)的所述第3傳輸路徑的電位為比接地電位高的第1規(guī)定電位，所述檢測(cè)電路在所述第2輸入端子所輸入的信號(hào)的電位達(dá)到比接地電位高且為低于所述第1規(guī)定電位的第2規(guī)定電位以
23下時(shí)進(jìn)行所述差動(dòng)信號(hào)的檢測(cè)。這樣，通過(guò)檢查處出第3傳輸路徑的電位未維持在第1規(guī)定電位，可以知道差動(dòng)信號(hào)驅(qū)動(dòng)器未處于停止?fàn)顟B(tài)。(e)另外，也可以是和外部的主機(jī)側(cè)接口電路進(jìn)行通信的接口電路，所述主機(jī)側(cè)接口電路具備主機(jī)側(cè)差動(dòng)時(shí)鐘信號(hào)驅(qū)動(dòng)器，將差動(dòng)時(shí)鐘信號(hào)輸出到所述第1傳輸路徑；主機(jī)側(cè)差動(dòng)數(shù)據(jù)信號(hào)驅(qū)動(dòng)器，將差動(dòng)信號(hào)輸出到所述第2傳輸路徑；主機(jī)側(cè)差動(dòng)數(shù)據(jù)信號(hào)接收器，接收在所述第3傳輸路徑上傳輸?shù)牟顒?dòng)信號(hào)；以及主機(jī)側(cè)控制器，使所述主機(jī)側(cè)差動(dòng)數(shù)據(jù)信號(hào)驅(qū)動(dòng)器輸出由第1規(guī)定差動(dòng)信號(hào)組成的待機(jī)信號(hào)；所述主機(jī)側(cè)控制器在所述主機(jī)側(cè)差動(dòng)時(shí)鐘信號(hào)驅(qū)動(dòng)器輸出差動(dòng)時(shí)鐘信號(hào)的情況下使所述主機(jī)側(cè)差動(dòng)數(shù)據(jù)信號(hào)驅(qū)動(dòng)器輸出所述待機(jī)信號(hào)時(shí)，所述主機(jī)側(cè)差動(dòng)數(shù)據(jù)信號(hào)接收器接收到由第2規(guī)定差動(dòng)信號(hào)所組成的、 對(duì)所述待機(jī)信號(hào)的回復(fù)信號(hào)后，在從所述主機(jī)側(cè)差動(dòng)數(shù)據(jù)信號(hào)接收器接收到所述回復(fù)信號(hào)后經(jīng)過(guò)規(guī)定時(shí)間之后，使所述主機(jī)側(cè)差動(dòng)時(shí)鐘信號(hào)驅(qū)動(dòng)器停止輸出差動(dòng)時(shí)鐘信號(hào)。這樣，在從第2傳輸路徑輸入了待機(jī)信號(hào)的情況下，限于在差動(dòng)信號(hào)驅(qū)動(dòng)器輸出回復(fù)信號(hào)時(shí)從第1傳輸路徑輸入的差動(dòng)時(shí)鐘信號(hào)被停止。(f)另外，也可以是，在輸出所述使能信號(hào)的情況下，在對(duì)處于啟動(dòng)狀態(tài)的所述差動(dòng)數(shù)據(jù)信號(hào)接收器輸入所述待機(jī)信號(hào)時(shí)，當(dāng)所述檢測(cè)電路未檢測(cè)到所述差動(dòng)信號(hào)的輸入后，所述控制器使所述差動(dòng)信號(hào)驅(qū)動(dòng)器輸出所述回復(fù)信號(hào)，并在使所述差動(dòng)信號(hào)驅(qū)動(dòng)器輸出所述回復(fù)信號(hào)后的所述規(guī)定時(shí)間內(nèi)，停止所述使能信號(hào)的輸出。這樣，在從第2傳輸路徑輸入了待機(jī)信號(hào)的情況下，限于檢測(cè)電路未有檢測(cè)到差動(dòng)信號(hào)的輸入時(shí)，差動(dòng)信號(hào)驅(qū)動(dòng)器輸出回復(fù)信號(hào)，控制器使運(yùn)使能信號(hào)的輸出停止。工業(yè)實(shí)用性
本發(fā)明可以廣泛地用于具備利用差動(dòng)信號(hào)進(jìn)行通信的接口電路的機(jī)器中。
標(biāo)號(hào)說(shuō)明
100設(shè)備
101設(shè)備側(cè)接口電路
120設(shè)備側(cè)差動(dòng)接口電路
121物理層PHY
122鏈路控制器
123數(shù)據(jù)變換電路
124PLL電路
125邏輯或電路
126檢測(cè)電路
127差動(dòng)時(shí)鐘輸入電路
128差動(dòng)數(shù)據(jù)輸入電路
129差動(dòng)數(shù)據(jù)輸出電路
140設(shè)備側(cè)單端接口電路
141緩沖電路
142數(shù)據(jù)處理電路
150主機(jī)151主機(jī)側(cè) 接口電路
170主機(jī)側(cè)差動(dòng)接口電路
171物理層PHY
172鏈路控制器
173數(shù)據(jù)變換電路
174PLL電路
176檢測(cè)電路
177差動(dòng)時(shí)鐘輸出電路
178差動(dòng)數(shù)據(jù)輸出電路
179差動(dòng)數(shù)據(jù)輸入電路
181時(shí)鐘發(fā)生器
190設(shè)備側(cè)單端接口電路
191緩沖電路
192數(shù)據(jù)處理電路
[0372 [0373 [0374 [0375 [0376 [0377 [0378 [0379 [0380 [0381 [0382 [0383 [0384 [038權(quán)利要求
1.一種接口電路，其特征在于，具備第1輸入端子，經(jīng)由傳輸單端信號(hào)和差動(dòng)信號(hào)的外部第1傳輸路徑來(lái)輸入信號(hào)； 第2輸入端子，經(jīng)由傳輸差動(dòng)信號(hào)的外部第2傳輸路徑來(lái)輸入信號(hào)； 單端信號(hào)接收器和差動(dòng)信號(hào)接收器，通過(guò)線路與所述第1輸入端子連接，并聯(lián)地供應(yīng)由所述第1輸入端子所輸入的信號(hào)；檢測(cè)電路，通過(guò)線路與所述第2輸入端子連接，并檢測(cè)由所述第2輸入端子輸入了差動(dòng)信號(hào)；以及控制器，當(dāng)通過(guò)所述檢測(cè)電路檢測(cè)到由所述第2輸入端子輸入的差動(dòng)信號(hào)時(shí)，則開(kāi)始向所述差動(dòng)信號(hào)接收器繼續(xù)輸出使能信號(hào)，當(dāng)所述檢測(cè)電路在所述差動(dòng)信號(hào)接收器為停止?fàn)顟B(tài)時(shí)檢測(cè)所述差動(dòng)信號(hào)的輸入時(shí)，則啟動(dòng)所述差動(dòng)信號(hào)接收器，所述差動(dòng)信號(hào)接收器在輸入所述使能信號(hào)期間，繼續(xù)處于啟動(dòng)狀態(tài)。
2.如權(quán)利要求1所述的接口電路，其特征在于，當(dāng)所述差動(dòng)信號(hào)接收器在啟動(dòng)的情況下被輸入差動(dòng)時(shí)鐘信號(hào)時(shí)，則生成并輸出與該差動(dòng)時(shí)鐘信號(hào)的頻率相同頻率的單端信號(hào)即時(shí)鐘信號(hào)； 該接口電路具備時(shí)鐘變換電路，當(dāng)輸入由所述差動(dòng)信號(hào)接收器所輸出的第1時(shí)鐘信號(hào)時(shí)，則生成并輸出比該第1時(shí)鐘信號(hào)的頻率高的頻率的第2時(shí)鐘信號(hào)；差動(dòng)數(shù)據(jù)信號(hào)接收器，通過(guò)線路與所述第2輸入端子連接，接收從所述第2輸入端子所輸入的信號(hào)；以及差動(dòng)信號(hào)驅(qū)動(dòng)器，當(dāng)不是停止?fàn)顟B(tài)時(shí)將和第2時(shí)鐘信號(hào)同步的差動(dòng)信號(hào)輸出到外部的第3傳輸路徑，當(dāng)所述檢測(cè)電路在所述差動(dòng)數(shù)據(jù)信號(hào)接收器為停止?fàn)顟B(tài)時(shí)檢測(cè)所述差動(dòng)信號(hào)的輸入時(shí)，則啟動(dòng)所述差動(dòng)數(shù)據(jù)信號(hào)接收器，在所述差動(dòng)數(shù)據(jù)信號(hào)接收器啟動(dòng)的狀態(tài)時(shí)變?yōu)椴粰z測(cè)所述差動(dòng)信號(hào)的輸入時(shí)，停止所述差動(dòng)數(shù)據(jù)信號(hào)接收器，所述差動(dòng)信號(hào)驅(qū)動(dòng)器在停止?fàn)顟B(tài)中為輸出是高阻抗的狀態(tài)。
3.如權(quán)利要求2所述的接口電路，其特征在于，具備狀態(tài)維持電路，用于維持所述差動(dòng)信號(hào)驅(qū)動(dòng)器為停止?fàn)顟B(tài)時(shí)的所述第3傳輸路徑的電位為接地電位，在由所述第2輸入端子所輸入的信號(hào)的振幅達(dá)到規(guī)定電位以上時(shí)，所述檢測(cè)電路進(jìn)行所述差動(dòng)信號(hào)的檢測(cè)。
4.如權(quán)利要求2所述的接口電路，其特征在于，具備狀態(tài)維持電路，用于維持所述差動(dòng)信號(hào)驅(qū)動(dòng)器為停止?fàn)顟B(tài)時(shí)的所述第3傳輸路徑的電位為比接地電位高的第1規(guī)定電位，所述檢測(cè)電路在由所述第2輸入端子所輸入的信號(hào)的電位為比接地電位高且為第2規(guī)定電位以下時(shí)進(jìn)行所述差動(dòng)信號(hào)的檢測(cè)，其中，所述第2規(guī)定電位低于所述第1規(guī)定電位。
5.如權(quán)利要求3所述的接口電路，與外部的主機(jī)側(cè)接口電路進(jìn)行通信，特征在于， 所述主機(jī)側(cè)接口電路具備主機(jī)側(cè)差動(dòng)時(shí)鐘信號(hào)驅(qū)動(dòng)器，將差動(dòng)時(shí)鐘信號(hào)輸出到所述第1傳輸路徑；主機(jī)側(cè)差動(dòng)數(shù)據(jù)信號(hào)驅(qū)動(dòng)器，將差動(dòng)信號(hào)輸出到所述第2傳輸路徑； 主機(jī)側(cè)差動(dòng)數(shù)據(jù)信號(hào)接收器，接收在所述第3傳輸路徑上傳輸?shù)牟顒?dòng)信號(hào)；以及主機(jī)側(cè)控制器，使所述主機(jī)側(cè)差動(dòng)數(shù)據(jù)信號(hào)驅(qū)動(dòng)器輸出由第1規(guī)定差動(dòng)信號(hào)組成的待機(jī)信號(hào)，所述主機(jī)側(cè)控制器在所述主機(jī)側(cè)差動(dòng)時(shí)鐘信號(hào)驅(qū)動(dòng)器輸出差動(dòng)時(shí)鐘信號(hào)的情況下使所述主機(jī)側(cè)差動(dòng)數(shù)據(jù)信號(hào)驅(qū)動(dòng)器輸出所述待機(jī)信號(hào)時(shí)，所述主機(jī)側(cè)差動(dòng)數(shù)據(jù)信號(hào)接收器接收到由第2規(guī)定差動(dòng)信號(hào)所組成的、對(duì)所述待機(jī)信號(hào)的回復(fù)信號(hào)時(shí)，則在從所述主機(jī)側(cè)差動(dòng)數(shù)據(jù)信號(hào)接收器接收到所述回復(fù)信號(hào)并經(jīng)過(guò)規(guī)定時(shí)間之后，使所述主機(jī)側(cè)差動(dòng)時(shí)鐘信號(hào)驅(qū)動(dòng)器停止輸出差動(dòng)時(shí)鐘信號(hào)。
6.如權(quán)利要求5所述的接口電路，其特征在于，在輸出所述使能信號(hào)的情況下，在對(duì)處于啟動(dòng)狀態(tài)的所述差動(dòng)數(shù)據(jù)信號(hào)接收器輸入所述待機(jī)信號(hào)時(shí)，當(dāng)所述檢測(cè)電路變?yōu)椴粰z測(cè)所述差動(dòng)信號(hào)的輸入時(shí)，所述控制器使所述差動(dòng)信號(hào)驅(qū)動(dòng)器輸出所述回復(fù)信號(hào)，并在使所述差動(dòng)信號(hào)驅(qū)動(dòng)器輸出所述回復(fù)信號(hào)后的所述規(guī)定時(shí)間內(nèi)，停止所述使能信號(hào)的輸出。
7.一種接口系統(tǒng)，其特征在于，具備第1傳輸路徑，傳輸單端信號(hào)和差動(dòng)信號(hào)； 第2傳輸路徑，傳輸差動(dòng)信號(hào)；差動(dòng)信號(hào)驅(qū)動(dòng)器，將差動(dòng)信號(hào)輸出到所述第1傳輸路徑； 單端信號(hào)驅(qū)動(dòng)器，將單端信號(hào)輸出到所述第1傳輸路徑； 差動(dòng)數(shù)據(jù)信號(hào)驅(qū)動(dòng)器，將差動(dòng)信號(hào)輸出到所述第2傳輸路徑； 單端信號(hào)接收器和差動(dòng)信號(hào)接收器，并聯(lián)地供應(yīng)所述第1傳輸路徑所傳輸?shù)男盘?hào)； 檢測(cè)電路，檢測(cè)所述第2傳輸路徑傳輸了差動(dòng)信號(hào)的情況；以及控制器，當(dāng)通過(guò)所述檢測(cè)電路檢測(cè)到所述第2傳輸路徑所傳輸?shù)牟顒?dòng)信號(hào)時(shí)，則開(kāi)始將使能信號(hào)繼續(xù)地輸出到所述差動(dòng)信號(hào)接收器，所述檢測(cè)電路在所述差動(dòng)信號(hào)接收器為停止?fàn)顟B(tài)時(shí)檢測(cè)所述差動(dòng)信號(hào)的傳輸時(shí)，則啟動(dòng)所述差動(dòng)信號(hào)接收器，所述差動(dòng)信號(hào)接收器在輸入所述使能信號(hào)期間，繼續(xù)處于啟動(dòng)狀態(tài)。
全文摘要
本發(fā)明提供一種接口電路，支持作為通信方式的單端方式和差動(dòng)方式兩種方式，兼用差動(dòng)信號(hào)的輸入端子對(duì)中的一對(duì)用于輸入輸出單端信號(hào)的端子。接收該兼用端子對(duì)所輸入的差動(dòng)信號(hào)的差動(dòng)信號(hào)接收電路，通過(guò)將差動(dòng)信號(hào)輸入到與該兼用端子不同的另一差動(dòng)信號(hào)的輸入專(zhuān)用端子對(duì)中而被啟動(dòng)，被啟動(dòng)后由內(nèi)存的控制器來(lái)維持啟動(dòng)狀態(tài)。因此，通過(guò)控制輸入專(zhuān)用端子對(duì)所輸入的差動(dòng)信號(hào)來(lái)控制接收兼用端子對(duì)所輸入的差動(dòng)信號(hào)的差動(dòng)信號(hào)接收電路的啟動(dòng)，進(jìn)一步，可以降低該差動(dòng)信號(hào)接收電路在非期望定時(shí)成為停止?fàn)顟B(tài)的可能性。
文檔編號(hào)H04L25/02GK102282815SQ201080004478
公開(kāi)日2011年12月14日 申請(qǐng)日期2010年11月1日 優(yōu)先權(quán)日2009年11月13日
發(fā)明者增田耕平, 小松義英, 末永寬, 西岡伸一郎 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社