專利名稱：暫停圖像傳感器中的列尋址的制作方法
技術(shù)領(lǐng)域：
本申請案一般來說涉及供用于數(shù)碼相機(jī)及其它圖像捕獲裝置中的電子圖像傳感器，且更特定地說，涉及供與電子圖像傳感器一起使用的取樣與讀取技木。
背景技術(shù)：
典型的固態(tài)電子圖像傳感器包括布置成ニ維陣列的若干光敏像元(“像素”)。這些像素通常形成于半導(dǎo)體材料中且具有積累因由進(jìn)入所述像素的光子形成的電子-空穴對所產(chǎn)生的電荷的性質(zhì)。在電荷耦合裝置(CCD)圖像傳感器中，通過從陣列中移位出電荷而從圖像傳感器中讀出所積累電荷。另ー選擇為，在有源像素傳感器(APQ中，可通過位于陣列內(nèi)接近于所述像素的電路將電荷轉(zhuǎn)換成電壓且可以掃描方式取樣并讀取所得電壓。 APS圖像傳感器還稱為互補(bǔ)金屬氧化物半導(dǎo)體(CM0Q圖像傳感器。根據(jù)常規(guī)實(shí)踐，對CMOS圖像傳感器中的像素信號的取樣與讀出通常涉及將既定行中的所有像素信號取樣到列電路中，且接著以順序方式從所述列電路讀出整個(gè)經(jīng)取樣像素信號行。此取樣與讀出操作逐行進(jìn)行直到讀出整個(gè)像素陣列為止。在常規(guī)實(shí)踐中，取樣操作與讀出操作在時(shí)間上不重疊，且取樣操作表示從陣列讀取像素信號所需的總時(shí)間的相當(dāng)大分率。以弓丨用方式并入本文中、標(biāo)題為"Sampling and Readout of an Image Sensor Having a Sparse Color Filter Array Pattern”的第2009/0195681 號美國專利申請公開案掲示對CMOS圖像傳感器的取樣與讀出，其中對像素信號的取樣與對先前取樣的像素的讀出同時(shí)發(fā)生。在此方案中，為從像素陣列輸出的每一列信號提供兩個(gè)列電路。通過所述列電路中的一者取樣來自選定像素的像素信號，同時(shí)讀出另一列電路中的先前取樣的像素信號。通過以此方式重疊取樣操作與讀出操作，消除用于取樣操作的時(shí)間量。此減少從陣列讀取像素信號所需的總時(shí)間且增加圖像傳感器的幀讀出速率。除像素信號以外，所述取樣操作還可取樣系統(tǒng)噪聲。由于針對整個(gè)像素信號行同時(shí)發(fā)生上文所描述的取樣操作，因此所捕獲的系統(tǒng)噪聲可能與整個(gè)經(jīng)取樣像素信號行或經(jīng)取樣像素信號行的一部分相關(guān)。在如上文所描述的成像系統(tǒng)中，此行相關(guān)噪聲在所捕獲圖像中產(chǎn)生不能采用的視覺假像。在對CMOS圖像傳感器的常規(guī)不重疊取樣與讀出中，可通過在取樣時(shí)間期間關(guān)閉噪聲產(chǎn)生器(尤其是到讀出電路的若干部分的時(shí)鐘信號)來減少系統(tǒng)噪聲。然而，在上文所概述的重疊取樣與讀出操作中，在取樣期間關(guān)斷讀出電路的時(shí)鐘信號不是ー選項(xiàng)，這是因?yàn)樽x出操作與取樣操作同時(shí)發(fā)生。因此，盡管同時(shí)取樣與讀出技術(shù)提供讀出時(shí)間的改進(jìn)，但其也増加取樣系統(tǒng)噪聲及招致不能采用的行相關(guān)視覺假像的易感性。

發(fā)明內(nèi)容
簡單概括地說，根據(jù)本發(fā)明的ー個(gè)方面，本發(fā)明提供ー種圖像傳感器，其包含具有多個(gè)列輸出的ニ維像素陣列及連接到每一列輸出的輸出電路。每ー輸出電路經(jīng)配置以操作同時(shí)取樣與讀取操作。定時(shí)產(chǎn)生器輸出由電連接到每ー輸出電路的列解碼器接收的列地址序列。所述定時(shí)產(chǎn)生器在取樣操作期間暫停所述列地址序列且在所述取樣操作結(jié)束時(shí)重新開始所述列地址序列。本發(fā)明的另一方面提供一種用于從圖像傳感器讀出圖像的方法。所述圖像傳感器包含具有多個(gè)列輸出的ニ維像素陣列及連接到每一列輸出的輸出電路，其中每ー輸出電路經(jīng)配置以操作同時(shí)取樣與讀取操作。所述方法通過在每ー輸出電路中起始同時(shí)取樣與讀取操作而開始。在第一取樣操作(例如，對像素RESET信號的取樣操作)期間，暫停列地址序列。當(dāng)?shù)谝蝗硬僮魍瓿蓞?，列地址序列重新開始。在第二取樣操作(例如，對像素SIGNAL 信號的取樣操作)期間，再次暫停列地址序列。當(dāng)?shù)诙硬僮魍瓿蓞迹械刂沸蛄兄匦麻_始?？芍貜?fù)列地址序列的暫停直到已從像素陣列取樣且讀出所述信號中的所有信號為止。在本發(fā)明的兩個(gè)方面中，可在暫停列地址序列的同時(shí)存儲從每ー輸出電路輸出的像素?cái)?shù)據(jù)。對像素?cái)?shù)據(jù)的存儲選擇性地延遲對像素?cái)?shù)據(jù)的輸出以影響像素?cái)?shù)據(jù)的不間斷輸出數(shù)據(jù)流。有利影響根據(jù)本發(fā)明的圖像傳感器及圖像捕獲方法有利于減少捕獲圖像所需的時(shí)間同時(shí)減少所捕獲圖像中的噪聲。這些圖像傳感器及方法具有廣泛的應(yīng)用且眾多類型的圖像捕獲裝置可有效使用這些傳感器及方法。


參考以下圖式較佳地理解本發(fā)明的實(shí)施例。圖式中的元件未必彼此按比例繪制。圖1是根據(jù)本發(fā)明的實(shí)施例中的圖像捕獲裝置的簡化框圖；圖2是根據(jù)本發(fā)明的實(shí)施例中的CMOS圖像傳感器的俯視圖的框圖；圖3是圖2中所展示的像素陣列202的更詳細(xì)圖；圖4是圖2中所展示的AFE電路212的框圖；圖5是圖2中所展示的取樣與讀出輸出電路210的一部分的電路圖；圖6描繪圖2中所展示的取樣與讀出輸出電路210的不同時(shí)取樣與讀取操作的例示性時(shí)序圖；圖7描繪圖2中所展示的列輸出電路210的同時(shí)取樣與讀取操作的例示性時(shí)序圖；圖8是根據(jù)本發(fā)明的實(shí)施例中的用于暫停列讀出的方法的流程圖；圖9描繪圖8中所展示的方法的例示性時(shí)序圖；圖10描繪用以使來自圖9的間斷性數(shù)據(jù)串流在使用數(shù)字緩沖器的情況下連續(xù)不斷的電路的框圖；且圖11描繪圖10中所展示的電路的例示性時(shí)序圖。
具體實(shí)施方式
在整個(gè)說明書及權(quán)利要求書中，除非上下文另有明確規(guī)定，否則以下術(shù)語取與本文中明確相關(guān)聯(lián)的意義?！癌`(a)”、“an( —)”及“所述(the)”的意義包含復(fù)數(shù)參考，且 “在···中(in)，，的意義包含“在 中(in) ”及“在...上(on) ”。術(shù)語“連接”意指所連接物項(xiàng)之間的直接電連接或通過ー個(gè)或ー個(gè)以上無源或有源中間裝置的間接連接。術(shù)語 “電路”意指連接在一起以提供所要功能的單個(gè)組件或多個(gè)組件(有源或無源)。術(shù)語“信號”意指至少ー個(gè)電流、電壓或數(shù)據(jù)信號。另外，參考正描述的圖的定向使用例如“在...上(on) ”、“在...上方(over) ”、 “頂部(top)”、“底部(bottom)”等方向性術(shù)語。由于可以若干不同定向來定位本發(fā)明的實(shí)施例的組件，因此方向性術(shù)語的使用僅出于圖解說明目的而決不具有限制性。參考圖式，在所有視圖中相同編號指示相同部件。圖1是根據(jù)本發(fā)明的實(shí)施例中的圖像捕獲裝置的簡化框圖。在圖1中，圖像捕獲裝置100實(shí)施為數(shù)碼相機(jī)。所屬領(lǐng)域的技術(shù)人員應(yīng)認(rèn)識到，數(shù)碼相機(jī)僅是可利用并入有本發(fā)明的圖像傳感器的圖像捕獲裝置的ー個(gè)實(shí)例。例如(舉例來說)蜂窩電話相機(jī)、掃描器及數(shù)碼攝像機(jī)等其它類型的圖像捕獲裝置可與本發(fā)明一起使用。在數(shù)碼相機(jī)100中，將來自被攝體場景的光102輸入到成像級104。成像級104可包含例如鏡頭、中性密度濾光器、可變光闌及快門等常規(guī)元件。光102由成像級104聚焦以在圖像傳感器106上形成圖像。圖像傳感器106通過將入射光轉(zhuǎn)換成電信號來捕獲ー個(gè)或 ー個(gè)以上圖像。數(shù)碼相機(jī)100進(jìn)ー步包含處理器108、存儲器110、顯示器112及一個(gè)或ー 個(gè)以上額外輸入/輸出(1/0)元件114。盡管在圖1的實(shí)施例中展示為單獨(dú)元件，但成像級 104可與圖像傳感器106及可能數(shù)碼相機(jī)100的ー個(gè)或ー個(gè)以上額外元件集成在一起以形成相機(jī)模塊。舉例來說，在根據(jù)本發(fā)明的實(shí)施例中，處理器或存儲器可與圖像傳感器106集成于相機(jī)模塊中。舉例來說，處理器108可實(shí)施為微處理器、中央處理單元(CPU)、應(yīng)用專用集成電路(ASIC)、數(shù)字信號處理器(DSP)或其它處理裝置或多個(gè)此類裝置的組合。通過從處理器 108供應(yīng)的定時(shí)信號或其它信號控制成像級104及圖像傳感器106的各種元件。存儲器110可配置為任ー類型的存儲器，例如(舉例來說)隨機(jī)存取存儲器 (RAM)、只讀存儲器(ROM)、快閃存儲器、基于磁盤的存儲器、可拆卸存儲器或任一組合的其它類型的存儲元件。由圖像傳感器106捕獲的既定圖像可由處理器108存儲于存儲器110 中且呈現(xiàn)于顯示器112上。顯示器112通常是有源矩陣彩色液晶顯示器(IXD)，但可使用其它類型的顯示器。舉例來說，額外1/0元件114可包含各種屏幕上控制裝置、按鈕或其它用戶界面、網(wǎng)絡(luò)接ロ或存儲器卡接ロ。應(yīng)了解，圖1中所展示的數(shù)碼相機(jī)可包括所屬領(lǐng)域的技術(shù)人員已知的類型的額外或替代元件。本文中未特定展示或描述的元件可選自此項(xiàng)技術(shù)中已知的那些元件。如先前所陳述，本發(fā)明可實(shí)施于各種各樣的圖像捕獲裝置中。此外，本文中所描述的實(shí)施例的某些方面可至少部分地以由圖像捕獲裝置的ー個(gè)或ー個(gè)以上處理元件執(zhí)行的軟件的形式實(shí)施。 此軟件可以本文中所提供的教示給出的直接方式實(shí)施，如所屬領(lǐng)域的技術(shù)人員所了解?，F(xiàn)參考圖2，其展示根據(jù)本發(fā)明的實(shí)施例中的圖像傳感器106的俯視圖的框圖。圖像傳感器106包含若干像素200，其通常布置成若干行及若干列以形成像素陣列202。圖像傳感器106進(jìn)ー步包含列解碼器204、行解碼器206、數(shù)字邏輯208、多個(gè)取樣與讀出輸出電路210及模擬前端(AFE)電路212。行解碼器206將控制信號提供到像素陣列202中的像素200行。這些控制信號中的一些控制信號用以從個(gè)別像素行讀出信號。其它控制信號用以將個(gè)別像素行復(fù)位到已知電位。數(shù)字邏輯208包含控制寄存器214、定時(shí)產(chǎn)生器216、模擬前端(AFE)時(shí)鐘控制器 218、模擬前端(AFE)接ロ 220及數(shù)字緩沖器222。在根據(jù)本發(fā)明的實(shí)施例中，控制寄存器 214存儲在中止列尋址信號之前發(fā)生的若干時(shí)鐘周期。優(yōu)選地，在接近取樣操作結(jié)束時(shí)中止列尋址信號。如果尋址信號中止得過靠近于取樣周期結(jié)束，那么可仍存在將展示為圖像假像的來自計(jì)時(shí)/尋址的噪聲。如果尋址信號中止得過快，那么將使性能降級。依據(jù)所述中止的有效減少或消除噪聲的最小長度確定中止尋址信號時(shí)的時(shí)序。定時(shí)產(chǎn)生器216產(chǎn)生操作圖像傳感器106所需的定時(shí)與控制信號，包含去往列解碼器204及行解碼器206的控制列及行尋址信號的輸出的地址信號。AFE時(shí)鐘控制器218 啟用及停用(即，暫停)輸入到AFE電路212的AFE時(shí)鐘信號。所述AFE時(shí)鐘控制器從定時(shí)產(chǎn)生器接收啟用信號，且在經(jīng)啟用時(shí)其產(chǎn)生AFE時(shí)鐘信號。在根據(jù)本發(fā)明的實(shí)施例中，定時(shí)產(chǎn)生器計(jì)數(shù)時(shí)鐘脈沖且產(chǎn)生啟用信號(由AFE時(shí)鐘控制器使用)以暫停AFE時(shí)鐘信號。 AFE接ロ 220接收從AFE電路212輸出的數(shù)據(jù)且數(shù)字緩沖器222存儲從AFE電路212輸出的數(shù)據(jù)以產(chǎn)生從圖像傳感器輸出的不間斷數(shù)據(jù)流。像素陣列202中的每ー像素列電連接到取樣與讀出輸出電路210。取樣與讀出輸出電路210取樣且保持從像素列輸出的模擬信號。列解碼器204順序地尋址取樣與讀出輸出電路210以讀出經(jīng)取樣的模擬信號。通過AFE電路212將從取樣與讀出輸出電路210輸出的每ー模擬信號放大、調(diào)節(jié)且轉(zhuǎn)換成數(shù)字信號。列解碼器204及行解碼器206具有所屬領(lǐng)域的技術(shù)人員所熟知的數(shù)個(gè)替代實(shí)施方案。舉例來說，列解碼器204可以是多中取ー解碼器，其以ニ進(jìn)制代碼、格雷(Gray)代碼或某一其它代碼接受數(shù)字列地址且提供基于列地址選擇特定取樣與讀出輸出電路的輸出。另 ー選擇是，列解碼器204可以是依序選擇取樣與讀出輸出電路的移位寄存器。類似選項(xiàng)可用于行解碼器206。此外，從取樣與讀出輸出電路讀取經(jīng)取樣的像素信號的序列不需遵循嚴(yán)格次序或數(shù)值序列，而可包含跳過ー或多個(gè)取樣與讀出輸出電路、以不同序列次序讀取取樣與讀出輸出電路的不同塊及以偽隨機(jī)序列讀取取樣與讀出輸出電路。類似選項(xiàng)適用于由行解碼器 206提供的行控制信號。所有這些選項(xiàng)及所屬領(lǐng)域的技術(shù)人員已知的其它選項(xiàng)均在本發(fā)明的范圍內(nèi)，且術(shù)語列解碼器及行解碼器不限制任何方法且廣泛地適用于用于分別選擇若干列及若干行的所有方法。另外，選擇用于讀取的取樣與讀出輸出電路的所有序列及控制基于行的操作的所有序列均在本發(fā)明的范圍內(nèi)。在根據(jù)本發(fā)明的實(shí)施例中，圖像傳感器106實(shí)施為形成于單個(gè)単體式半導(dǎo)體裸片上的x_y可尋址圖像傳感器。在根據(jù)本發(fā)明的另ー實(shí)施例中，圖像傳感器106實(shí)施為具有形成于兩個(gè)或兩個(gè)以上堆疊式半導(dǎo)體裸片上的組件或電路的x-y可尋址圖像傳感器。CMOS 圖像傳感器是χ-y可尋址圖像傳感器的ー個(gè)實(shí)例。在根據(jù)本發(fā)明的其它實(shí)施例中，圖像傳感器106的功能塊的若干部分可實(shí)施于圖像傳感器106外部。僅通過舉例方式，定時(shí)產(chǎn)生器216可實(shí)施于現(xiàn)場可編程門陣列(FPGA) 中。另ー選擇是，數(shù)字邏輯208及AFE電路212可包含于單獨(dú)集成電路中。
可至少部分地以存儲于存儲器110(參見圖1)中且由處理器108執(zhí)行的軟件的形式實(shí)施與像素陣列202的取樣與讀出及對應(yīng)圖像數(shù)據(jù)的處理相關(guān)聯(lián)的功能性。取樣與讀出電路的若干部分可配置于圖像傳感器106外部，或與像素陣列200形成為一整體，舉例來說，與像素陣列的光檢測器及其它元件形成于共用集成電路上。所屬領(lǐng)域的技術(shù)人員應(yīng)認(rèn)識到，可在根據(jù)本發(fā)明的其它實(shí)施例中實(shí)施其它外圍電路配置或架構(gòu)。圖3是圖2中所展示的像素陣列202的更詳細(xì)圖。像素陣列200包含具有光激活像素200的若干列302及若干行304的作用區(qū)域300。光激活像素200各自包含響應(yīng)于入射光而收集且存儲光產(chǎn)生的電荷載流子的ー個(gè)或ー個(gè)以上光檢測器(未展示)。光激活像素200用以捕獲場景的圖像。參考區(qū)域306包含若干暗參考像素行而參考區(qū)域308包含若干暗參考像素列。暗參考像素通常由不透明層或遮光罩覆蓋以防止光撞擊所述像素。暗參考像素用以測量在無光的情況下產(chǎn)生于圖像傳感器106中的電荷量。在根據(jù)本發(fā)明的實(shí)施例中，暗參考像素可經(jīng)構(gòu)成而具有或不具有光檢測器。在根據(jù)本發(fā)明的實(shí)施例中，將從參考區(qū)域306中的暗參考像素行讀出的信號一起求平均值以提供逐列暗偏移參考。所述暗偏移參考用以校正列固定圖案偏移(列固定圖案噪聲)。在根據(jù)本發(fā)明的實(shí)施例中，將從區(qū)域306中的暗參考像素列讀出的信號一起求平均值以提供逐行暗偏移參考。所述暗偏移參考用以校正行時(shí)間偏移(行時(shí)間噪聲)。所屬領(lǐng)域的技術(shù)人員應(yīng)認(rèn)識到，像素陣列202可具有可布置成任一配置的數(shù)百萬到數(shù)千萬個(gè)像素。僅通過舉例方式，暗參考像素行可坐落于像素陣列202的頂部及底部處。 另ー選擇是，光激活像素可局限于一子陣列中，其中若干暗參考像素行及若干暗參考像素列環(huán)繞所述子陣列的每ー邊緣。另ー替代方案將所述暗參考像素分散于像素陣列202內(nèi)以使得暗參考像素與光激活像素相互混合。現(xiàn)參考圖4，其展示圖2中所展示的AFE電路212的框圖。在根據(jù)本發(fā)明的實(shí)施例中，AFE電路212從每ー像素接收差分模擬信號對。將ー個(gè)模擬信號識別為RESET且將另一信號識別為SIGNAL。AFE電路212放大且調(diào)節(jié)RESET及SIGNAL模擬信號，并將所述模擬信號轉(zhuǎn)換成數(shù)字信號。AFE電路212包含ー個(gè)或ー個(gè)以上信號處理塊。在所圖解說明的實(shí)施例中，AFE電路212包含摸/數(shù)轉(zhuǎn)換器(ADC)400及模擬信號處理器(ASP)402。在根據(jù)本發(fā)明的實(shí)施例中，ASP 402包含串聯(lián)連接的兩個(gè)級聯(lián)式可變增益放大器404、406、連接到所述串中的第一可變增益放大器(例如，放大器406)的輸入的信號匯總節(jié)點(diǎn)408及連接到所述信號匯總節(jié)點(diǎn)的數(shù)/模轉(zhuǎn)換器(DAC)410。將RESET及SIGNAL信號輸入到信號匯總節(jié)點(diǎn)408中且將第 ニ可變增益放大器(例如，放大器404)的輸出輸入到ADC 400中。本發(fā)明的其它實(shí)施例包含ー個(gè)或ー個(gè)以上可變增益放大器。DAC 410及信號匯總節(jié)點(diǎn)408用于模擬暗偏移校正。 將時(shí)鐘信號AFE CLOCK提供到ADC 400及ASP 402。此時(shí)鐘信號使ADC 400及ASP 402的取樣及轉(zhuǎn)換操作與取樣與讀出輸出電路210的順序輸出同歩。盡管ASP 402的元件的典型設(shè)計(jì)包含切換式電容器或需要使用計(jì)時(shí)信號(例如，AFE CLOCK)的其它設(shè)計(jì)方法，但不需要AFE CLOCK的替代非切換設(shè)計(jì)方法可用于ASP 402的元件。圖5是圖2中所展示的取樣與讀出輸出電路210的一部分的電路圖。取樣與讀出輸出電路210包含取樣開關(guān)500、取樣與保持電容器502、讀出(或列啟用)開關(guān)504及差分模擬輸出總線506。差分模擬輸出總線506連接到圖2中所展示的AFE電路212。圖5描繪準(zhǔn)許與對先前取樣的像素行的讀出同時(shí)取樣像素行的輸出電路的例示性布置。此稱為同時(shí)取樣與讀取操作。像素陣列202中的每一列輸出(N+0_PIX0UT、N+l_ PIXOUT、...)連接到相應(yīng)輸出電路210中的四個(gè)取樣開關(guān)500的輸入。每ー取樣開關(guān)500 的輸出連接到取樣與保持電容器502。每ー取樣與保持電容器502連接到讀出開關(guān)504的輸入。讀出開關(guān)504的輸出連接到輸出總線506。在所圖解說明的實(shí)施例中，輸出總線506包含兩個(gè)信號線，ー個(gè)用于RESET信號且一個(gè)用于SIGNAL信號。每一四個(gè)讀出開關(guān)群組中的兩個(gè)讀出開關(guān)的輸出連接到輸出總線 506中的RESET信號。每一四個(gè)讀出開關(guān)群組中的另兩個(gè)讀出開關(guān)的輸出連接到輸出總線 506中的SIGNAL信號線。每一列輸出經(jīng)由相應(yīng)取樣開關(guān)500選擇性地連接到相應(yīng)輸出電路210中的四個(gè)取樣與保持電容器502中的一者。每ー輸出電路210中的兩個(gè)取樣與保持電容器502經(jīng)提供以取樣且保持來自像素的復(fù)位信號而另兩個(gè)取樣與保持電容器502取樣且保持來自所述像素的圖像信號。連接到用于復(fù)位信號的兩個(gè)取樣與保持電容器502的取樣開關(guān)500由取樣與保持復(fù)位(SHR)信號控制。連接到用于圖像信號的兩個(gè)取樣與保持電容器502的取樣開關(guān)500由取樣與保持信號(SHS)控制。盡管圖5中未展示像素陣列202的內(nèi)部細(xì)節(jié)，但所屬領(lǐng)域的技術(shù)人員應(yīng)認(rèn)識到，所述陣列中的個(gè)別像素讀出電路可由兩個(gè)或兩個(gè)以上像素共享。舉例來說，像素陣列202中的物理像素行可包括若干像素對，其中每ー對共享共用輸出信號。在此情況下，輸出(N+0_ PIXOUT, N+1_PIX0UT、...)上所提供的信號中的每ー者將表示每ー像素對中的僅ー者的輸出或每ー對中的兩個(gè)像素的經(jīng)組合輸出。因此，為讀出物理行中的每ー個(gè)別像素，使用兩個(gè)取樣與讀出操作；一個(gè)取樣與讀出操作用于構(gòu)成行的對中的兩個(gè)像素中的每ー者。因此，提及取樣或讀取一像素行應(yīng)理解為包含全物理像素行、來自物理行的交替像素、來自物理行的經(jīng)組合像素對、或取決于像素陣列內(nèi)的像素結(jié)構(gòu)及讀出電路共享布置的細(xì)節(jié)的其它替代 Jfho通過借助讀出開關(guān)504將取樣與保持電容器502順序地連接到輸出總線506來讀出保持于取樣與保持電容器502中的信號。列解碼器204中的每ー輸出經(jīng)由邏輯門(例如， 與門514、520)電連接到每一四個(gè)讀出開關(guān)群組中的相應(yīng)讀出開關(guān)504。列解碼器204將列地址C0LADDR解碼以選擇性地啟用每一四個(gè)讀出開關(guān)群組中的兩個(gè)讀出開關(guān)504且選擇一個(gè)差分取樣與保持電容器502對以供讀出。選擇信號確定哪些取樣與保持電容器502可用于取樣及哪些取樣與保持電容器 502可用于讀出。舉例來說，當(dāng)選擇為低吋，與門508準(zhǔn)許SHR信號操作每一四個(gè)取樣開關(guān) 500群組中的最左側(cè)取樣開關(guān)(例如，開關(guān)510)以允許將復(fù)位信號存儲于最左側(cè)取樣與保持電容器(例如，電容器512)中。與門514準(zhǔn)許N+x_C0LEN信號(即，N+0_C0LEN、N+l_ COLEN、...)選擇每一四個(gè)取樣電容器502群組的右側(cè)對以供讀出。當(dāng)選擇為高吋，與門516準(zhǔn)許從每一四個(gè)取樣與保持電容器502 (例如，電容器 518)群組的左側(cè)取樣到第三個(gè)中，而與門520準(zhǔn)許N+x_C0LEN信號選擇每一四個(gè)取樣與保持電容器502群組的左側(cè)對。所述與門確保取樣與讀出操作關(guān)于取樣電容器502的使用相互排斥。
SHS信號類似于SHR信號操作。舉例來說，當(dāng)選擇為低吋，與門522準(zhǔn)許SHS信號操作每一四個(gè)取樣開關(guān)500群組中的取樣開關(guān)5M以允許將圖像信號存儲于取樣與保持電容器526中。與門514準(zhǔn)許N+x_C0LEN信號選擇每一四個(gè)取樣電容器502群組的右側(cè)對以供讀出。當(dāng)選擇為高使，與門5 準(zhǔn)許取樣到最右側(cè)取樣與保持電容器502(電容器530) 中，而與門520準(zhǔn)許N+x_C0LEN信號選擇每一四個(gè)取樣與保持電容器502群組的左側(cè)對?，F(xiàn)參考圖6，其展示圖2及圖5中所展示的取樣與讀出輸出電路210的不同時(shí)取樣與讀取操作的例示性時(shí)序圖。選擇線在取樣期間保持低且在讀出期間保持高，因此使用僅一個(gè)取樣與保持開關(guān)500組、對應(yīng)取樣與保持電容器502組及對應(yīng)讀出開關(guān)504組。在取樣(時(shí)間tQ與時(shí)間t2之間的時(shí)間周期)期間，列地址C0LADDR保持處于既定狀態(tài)X，所述既定狀態(tài)X不尋址任何作用列以供讀出。SHR及SHS信號操作以取樣且保持像素RESET信號(時(shí)間、到時(shí)間、)，隨后是像素SIGNAL信號(時(shí)間、到時(shí)間t2)。在取樣像素行中的 RESET及SIGNAL信號中的所有信號之后(時(shí)間t2之后的時(shí)間周期)，C0LADDR開始提供順序地址以讀出經(jīng)取樣的信號。圖7描繪圖2及圖5中所展示的取樣與讀出輸出電路210的同時(shí)取樣與讀取操作的例示性時(shí)序圖。假定先前取樣操作已將信號存儲于取樣與讀出電容器中以供讀出， C0LADDR立即開始從每一四個(gè)取樣與讀出電容器502群組中的右側(cè)取樣與讀出電容器對讀出所述信號(參見時(shí)間t3)，而SHR(時(shí)間t3到時(shí)間t4)及SHS(時(shí)間、到時(shí)間。取樣到每一四個(gè)取樣與讀出電容器502群組中的左側(cè)取樣與讀出電容器對中。C0LADDR中的X意指尋址序列已完成且將C0LADDR設(shè)定為不尋址任一作用列以供讀出的值。當(dāng)取樣與讀出操作在時(shí)間、處完成吋，選擇線切換每一四個(gè)取樣與讀出電容器 502群組中的兩個(gè)取樣與讀出電容器組的功能。在每一四個(gè)取樣與讀出電容器502群組中， C0LADDR接著開始讀出左側(cè)取樣與讀出電容器對而SHR及SHS取樣到右側(cè)取樣與讀出電容器對中。在圖7實(shí)施例中，讀出活動正發(fā)生于SHR及SHS的臨界下降邊緣處。此提高可取樣到取樣電容器連同所要像素復(fù)位或信號中的系統(tǒng)噪聲的可能?，F(xiàn)參考圖8，其展示根據(jù)本發(fā)明的實(shí)施例中的用于暫停列尋址的方法的流程圖。最初，如框800中所展示，起始同時(shí)取樣與讀取操作。對來自像素行的信號的取樣連同對先前取樣的信號的列讀出兩者基本上同時(shí)開始，以使得同時(shí)執(zhí)行取樣及列讀出(例如，圖7中的時(shí)間t3)。接下來，如框802中所展示，在SHR周期(在圖7中，SHR周期是時(shí)間t3到時(shí)間t4) 結(jié)束之前的N個(gè)時(shí)鐘周期，暫停向列解碼器204供應(yīng)的列尋址序列。在可編程控制寄存器 (例如，(舉例來說)控制寄存器214)中規(guī)定值N，或在根據(jù)本發(fā)明的實(shí)施例中，通過設(shè)計(jì)使所述值N固定。舉例來說，針對可能的最短中止選擇值N。如果N過短，那么可仍存在通過取樣所捕獲的系統(tǒng)噪聲。如果N過長，那么將降低性能，這是因?yàn)閷ぶ沸蛄械耐瓿裳舆t。當(dāng)SHR周期在SHR信號的下降邊緣處完成吋，重新開始列尋址序列到列解碼器的供應(yīng)(框804)。在本發(fā)明的實(shí)施例中，列地址序列在其曾于框802中暫停處重新開始。圖9是以圖表方式展示框802及框804中所描述的操作的時(shí)序圖。圖9中的SH 信號對應(yīng)于圖7中的SHR信號或SHS信號。圖9根據(jù)圖7中的時(shí)間t4處的SHR或圖7中的時(shí)間t5處的SHS的下降邊緣提供額外細(xì)節(jié)且展示本發(fā)明的實(shí)施例。當(dāng)在框802及框804的上下文中考慮吋，SH信號應(yīng)視為SHR信號。如圖9中所展示，在SHR取樣周期結(jié)束之前的某ー時(shí)間(在圖9中的時(shí)間ts處)暫停C0LADDR，如框802中所描述。在SHR結(jié)束之后不久(在圖9中的時(shí)間、處)重新開始C0LADDR，如框804中所描述。接下來，如框806中所展示，在SHS周期(在圖7中，SHS周期是時(shí)間t4到時(shí)間t5) 結(jié)束之前的M個(gè)時(shí)鐘周期，暫停向列解碼器供應(yīng)的列尋址序列。在可編程控制寄存器(例如，(舉例來說)控制寄存器214)中規(guī)定值M，或在根據(jù)本發(fā)明的實(shí)施例中，通過設(shè)計(jì)使所述值M固定。當(dāng)SHS周期在SHS信號的下降邊緣處完成吋，重新開始列尋址序列到列解碼器的供應(yīng)(框808)。在本發(fā)明的實(shí)施例中，列地址序列在其曾于框806中暫停處重新開始。如同框802及框804，圖9以圖表方式展示框806及框808中所描述的操作。當(dāng)在框806及框808的上下文中考慮吋，SH信號應(yīng)視為SHS信號。如圖9中所展示，在SHS取樣周期結(jié)束之前的某ー時(shí)間(在圖9中的時(shí)間ん處)暫停C0LADDR，如框806中所描述。在 SHS結(jié)束之后不久(在圖9中的時(shí)間、處)重新開始C0LADDR，如框808中所描述?？芍貜?fù)列地址序列的暫停直到已從像素陣列取樣且讀出所述信號中的所有信號為止。如結(jié)合圖10及圖11更詳細(xì)地描述，可在暫停列地址序列的同時(shí)存儲從每ー輸出電路輸出的像素?cái)?shù)據(jù)。對像素?cái)?shù)據(jù)的存儲選擇性地延遲對像素?cái)?shù)據(jù)的輸出以影響像素?cái)?shù)據(jù)的不間斷輸出數(shù)據(jù)流。圖9圖解說明圖8中所展示的方法的例示性時(shí)序圖。在此實(shí)施例中，大約在取樣時(shí)間結(jié)束時(shí)，將列地址C0LADDR到列解碼器(圖2及圖5)的序列暫停ー個(gè)或ー個(gè)以上時(shí)鐘周期，此處由取樣與保持信號SH展示。在根據(jù)本發(fā)明的實(shí)施例中，列地址C0LADDR序列的此暫停發(fā)生在每ー取樣周期結(jié)束吋。舉例來說，列地址序列在SHR結(jié)束時(shí)暫停且再次在SHS 結(jié)束時(shí)暫停。當(dāng)列地址C0LADDR在列地址序列期間改變吋，每一新列地址傳播通過列讀取解碼器204 (圖幻，從而有效淘汰一個(gè)列輸出電路且選擇不同列輸出電路。新選定列輸出電路致使差分模擬輸出總線506(圖幻中的RESET及SIGNAL線改變。此切換活動產(chǎn)生可通過在此時(shí)間期間發(fā)生的取樣過程進(jìn)行取樣的系統(tǒng)噪聲。通過大約在取樣時(shí)間結(jié)束時(shí)暫停到列解碼器的列地址序列，消除由與改變列地址相關(guān)聯(lián)的切換活動所致的系統(tǒng)噪聲，借此減少此臨界取樣時(shí)間處的系統(tǒng)噪聲。在根據(jù)本發(fā)明的ー個(gè)或ー個(gè)以上實(shí)施例中，圖像傳感器的輸出可由成像系統(tǒng)或處理系統(tǒng)接收，所述成像系統(tǒng)或處理系統(tǒng)可不處置由AFE時(shí)鐘信號的暫停所造成的數(shù)據(jù)流的間斷。圖10描繪用以使來自圖9的間斷性數(shù)據(jù)串流在使用數(shù)字緩沖器的情況下連續(xù)不斷的電路的框圖。圖11圖解說明圖10中所展示的電路的例示性時(shí)序圖。電路1000接收間斷性ADC輸出ADC OUT (參見圖9)且輸出來自圖像傳感器的不間斷數(shù)據(jù)流DOUT (參見圖10及圖11)。通過AFE接ロ 220在數(shù)字邏輯208(圖幻接收從 ADC 400輸出的ADC OUT。此數(shù)據(jù)輸出串流將由于列尋址序列的ー個(gè)或ー個(gè)以上暫停而在其中具有ー個(gè)或ー個(gè)以上間斷。通過AFE接ロ 220捕獲的數(shù)據(jù)在其被接收時(shí)存儲于數(shù)字緩沖器222中。來自數(shù)字緩沖器222的每ー數(shù)據(jù)行的讀出在將第一數(shù)據(jù)寫入到所述緩沖器中之后開始若干時(shí)鐘周期，其中所述時(shí)鐘周期數(shù)目大于或等于在如11中所展示的每ー讀出行期間暫停列地址序列的總時(shí)鐘周期數(shù)目。在根據(jù)本發(fā)明的實(shí)施例中，數(shù)字緩沖器222由具有可選深度的先入先出(FIFO)存儲器組成，但所屬領(lǐng)域的技術(shù)人員應(yīng)認(rèn)識到其它實(shí)施方案是可能的。盡管圖11展示從列尋址序列的單個(gè)間斷恢復(fù)，但可在取樣像素行時(shí)發(fā)生多個(gè)間斷。舉例來說，當(dāng)単獨(dú)取樣像素復(fù)位及信號電平(使用SHR及SHS信號，舉例來說)吋，可發(fā)生多個(gè)間斷。在多個(gè)間斷的情況下，來自DOUT的輸出數(shù)據(jù)的開始必須延遲足以預(yù)期所有列尋址間斷的總組合時(shí)間。數(shù)字緩沖器222在同一行中的間斷中的所有間斷期間存儲間斷性 ADC 輸出 ADC OUT。盡管已特別參考本發(fā)明的某些優(yōu)選實(shí)施例詳細(xì)描述了本發(fā)明，但應(yīng)理解，可在本發(fā)明的精神及范圍內(nèi)實(shí)現(xiàn)各種變化及修改。舉例來說，本文中已相對于對復(fù)位信號及圖像信號的同時(shí)取樣與讀出描述根據(jù)本發(fā)明的實(shí)施例。根據(jù)本發(fā)明的其它實(shí)施例并不限于這些信號。本發(fā)明的實(shí)施例可同時(shí)讀出且取樣任一信號及任一數(shù)目個(gè)信號。另外，已參考特定組件及電路描述所圖解說明的實(shí)施例。根據(jù)本發(fā)明的其它實(shí)施例并不限于這些特定組件。舉例來說，除與門以外的邏輯門及不同類型的開關(guān)可用于圖5 中所展示的實(shí)施例中。盡管本文中已描述本發(fā)明的特定實(shí)施例，但應(yīng)注意本申請案并不限于這些實(shí)施例。特定來說，相對于ー項(xiàng)實(shí)施例所描述的任何特征也可在相容時(shí)用于其它實(shí)施例中。且可在相容時(shí)交換不同實(shí)施例的特征。部件列表100圖像捕獲裝置102 光104成像級106圖像傳感器108處理器110存儲器112顯示器114輸入/輸出(I/O)元件200 像素202像素陣列204列解碼器206行解碼器208數(shù)字邏輯210取樣與讀出電路212 模擬前端(AFE)214控制寄存器216定時(shí)產(chǎn)生器218模擬前端時(shí)鐘控制器220模擬前端接ロ222數(shù)字緩沖器300作用區(qū)域
302光激活像素列
304光激活像素行
306行參考區(qū)域
308列參考區(qū)域
400模/數(shù)轉(zhuǎn)換器(ADC)
402模擬信號處理器(ASP)
404可變增益放大器
406可變增益放大器
408信號匯總節(jié)點(diǎn)
410數(shù)/模轉(zhuǎn)換器(DAC)
500取樣開關(guān)
502取樣與保持電容器
504讀出開關(guān)
506差分模擬輸出總線
508與門
510取樣開關(guān)
512取樣與保持電容器
514與門
516與門
518取樣與保持電容器
520與門
522與門
524取樣開關(guān)
526取樣與保持電容器
528與門
530取樣與保持電容器
1000不間斷數(shù)據(jù)流輸出電路
權(quán)利要求
1.ー種圖像傳感器，其包括ニ維像素陣列，所述陣列包含多個(gè)列輸出；輸出電路，其連接到每一列輸出，其中每ー輸出電路經(jīng)配置以操作同時(shí)取樣與讀取操作；列解碼器，其電連接到每ー輸出電路；及定時(shí)產(chǎn)生器，其用于輸出由所述列解碼器接收的列地址序列，其中所述定時(shí)產(chǎn)生器在取樣操作期間暫停所述列地址序列且與所述取樣操作的結(jié)束同時(shí)地或之后重新開始所述列地址序列。
2.根據(jù)權(quán)利要求1所述的圖像傳感器，其進(jìn)ー步包括數(shù)字緩沖器，所述數(shù)字緩沖器經(jīng)配置以選擇性地存儲從所述輸出電路輸出的像素?cái)?shù)據(jù)的至少一部分。
3.根據(jù)權(quán)利要求1所述的圖像傳感器，其進(jìn)ー步包括連接到每一列輸出的多個(gè)取樣開關(guān)。
4.根據(jù)權(quán)利要求3所述的圖像傳感器，其進(jìn)ー步包括連接到每ー取樣開關(guān)的取樣與保持電容器。
5.根據(jù)權(quán)利要求4所述的圖像傳感器，其進(jìn)ー步包括連接到每ー取樣與保持電容器的讀出開關(guān)。
6.根據(jù)權(quán)利要求5所述的圖像傳感器，其中選擇信號用以激活相應(yīng)讀出開關(guān)，且所述列解碼器按一序列選擇個(gè)別輸出電路以讀出先前取樣的像素信號。
7.根據(jù)權(quán)利要求1所述的圖像傳感器，其中所述定時(shí)產(chǎn)生器在預(yù)定數(shù)目個(gè)時(shí)鐘周期內(nèi)暫停所述列地址序列。
8.根據(jù)權(quán)利要求7所述的圖像傳感器，其進(jìn)ー步包括控制寄存器，所述控制寄存器用于存儲共同表示所述預(yù)定數(shù)目個(gè)時(shí)鐘周期的ー個(gè)或ー個(gè)以上值。
9.根據(jù)權(quán)利要求1所述的圖像傳感器，其中所述圖像傳感器包含于圖像捕獲裝置中。
全文摘要
本申請案涉及暫停圖像傳感器中的列尋址。一種圖像傳感器包含具有多個(gè)列輸出的二維像素陣列及連接到每一列輸出的輸出電路。每一輸出電路經(jīng)配置以操作同時(shí)取樣與讀取操作。定時(shí)產(chǎn)生器輸出由電連接到每一輸出電路的列解碼器接收的列地址序列。所述定時(shí)產(chǎn)生器在取樣操作期間暫停所述列地址序列的所述輸出且在所述取樣操作結(jié)束時(shí)重新開始所述列地址序列的所述輸出。
文檔編號H04N5/374GK102572321SQ20111043358
公開日2012年7月11日 申請日期2011年12月16日 優(yōu)先權(quán)日2010年12月20日
發(fā)明者拉維·姆魯斯尤恩賈亞, 杰夫里·S·格斯滕伯格, 約翰·T·康普頓 申請人:全視科技有限公司