專利名稱：暫停圖像傳感器中的列尋址的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體來說涉及供在數(shù)碼相機及其它圖像捕獲裝置中使用的電子圖像傳感器，且更特定來說涉及供與電子圖像傳感器一起使用的取樣及讀出技術(shù)。
背景技術(shù)：
典型的固態(tài)電子圖像傳感器包含布置成二維陣列的若干個光敏圖片元素(“像素”)。這些像素通常形成于半導(dǎo)體材料中且具有積累從電子-空穴對(由進入像素的光子形成)產(chǎn)生的電荷的性質(zhì)。在電荷耦合式裝置(CCD)圖像傳感器中，可通過將電荷移出陣列來從所述圖像傳感器讀取所積累的電荷?；蛘?，在有源像素傳感器(APQ中，電荷可由位于陣列內(nèi)接近像素的電路轉(zhuǎn)換成電壓且可以掃描方式對所得電壓進行取樣及讀取。APS圖像傳感器還稱作互補金屬氧化物半導(dǎo)體(CM0Q圖像傳感器。根據(jù)常規(guī)實踐，CMOS圖像傳感器中像素信號的取樣及讀出通常涉及將給定行中的所有像素信號取樣到列電路中，且接著以順序方式從所述列電路讀出整行所取樣像素信號。此取樣及讀出操作逐行地前進，直到讀出整個像素陣列。在常規(guī)實踐中，取樣與讀出操作在時間上不重疊，且取樣操作表示從陣列讀取像素信號所需要的總時間的顯著部分。標題為“具有稀疏濾色器陣列圖案的圖像傳感器的取樣及讀出(Sampling andReadout of an Image Sensor Having a Sparse Color Filter Array Pattern)，，的第 2009/0195681號美國專利申請公開案(其以引用方式并入本文中)揭示CMOS圖像傳感器的取樣及讀出，其中像素信號的取樣與先前取樣的像素的讀出同時發(fā)生。在此方案中，針對從像素陣列輸出的每一列信號提供兩個列電路。來自選定像素的像素信號由所述列電路中的一者在正在讀出另一列電路中的先前取樣的像素信號的同時取樣。通過以此方式重疊取樣與讀出操作，消除用于取樣操作的時間量。此減少從陣列讀取像素信號所需要的總時間且增加圖像傳感器的幀讀出速率。除像素信號外，所述取樣操作還可對系統(tǒng)噪聲進行取樣。由于上文所描述的取樣操作針對整行像素信號同時發(fā)生，因此存在所捕獲系統(tǒng)噪聲與整行所取樣像素信號或一行所取樣像素信號的一部分相關(guān)的情況。在如上文所描述的成像系統(tǒng)中，此行相關(guān)噪聲在所捕獲圖像中產(chǎn)生令人不快的視覺瑕疵。在CMOS圖像傳感器的常規(guī)非重疊取樣與讀出中，可通過在取樣時間期間關(guān)閉噪聲產(chǎn)生者(特別是到讀出電路的部分的時鐘信號)來減小系統(tǒng)噪聲。然而，在上文所概述的重疊取樣與讀出操作中，在取樣期間關(guān)斷到讀出電路的時鐘信號并非一選項，因為讀出操作與取樣操作同時發(fā)生。因此，盡管同時取樣與讀出技術(shù)提供讀出時間的改善，但其也增加對取樣系統(tǒng)噪聲及所招致的令人不快的行相關(guān)視覺瑕疵的易感性。

發(fā)明內(nèi)容
簡要總結(jié)來說，根據(jù)本發(fā)明的一個方面，本發(fā)明提供一種圖像傳感器，其包括具有多個列輸出及連接到每一列輸出的一輸出電路的二維像素陣列。每一輸出電路經(jīng)配置以操作同時取樣與讀取操作。時序產(chǎn)生器輸出列地址序列，所述列地址序列由電連接到每一輸出電路的列解碼器接收。所述時序產(chǎn)生器在取樣操作期間暫停所述列地址序列且在所述取樣操作的結(jié)束重新開始所述列地址序列。本發(fā)明的另一方面提供一種用于從圖像傳感器讀出圖像的方法。所述圖像傳感器包括二維像素陣列，所述二維像素陣列具有多個列輸出及連接到每一列輸出的一輸出電路，其中每一輸出電路經(jīng)配置以操作同時取樣與讀取操作。所述方法通過在每一輸出電路中起始同時取樣與讀取操作而開始。在第一取樣操作期間，例如針對像素RESET信號的取樣操作，暫停所述列地址序列。當所述第一取樣操作完成時，所述列地址序列重新開始。在第二取樣操作期間，例如針對像素SIGNAL信號的取樣操作，再次暫停所述列地址序列。當所述第二取樣操作完成時，所述列地址序列重新開始。所述列地址序列的暫?？芍貜?fù)，直到已取樣并讀出所述像素陣列的所有信號。在本發(fā)明的兩個方面中，可在所述列地址序列被暫停時存儲從每一輸出電路輸出的像素數(shù)據(jù)。所述像素數(shù)據(jù)的存儲選擇性地延遲所述像素數(shù)據(jù)的輸出以實現(xiàn)像素數(shù)據(jù)的不中斷輸出數(shù)據(jù)流。有利效果根據(jù)本發(fā)明的圖像傳感器及圖像捕獲方法對于減少捕獲圖像所需要的時間同時減小所捕獲圖像中的噪聲有用。這些圖像傳感器及方法具有寬廣的應(yīng)用且眾多類型的圖像捕獲裝置可有效地使用這些傳感器及方法。


參考以下圖式可更好地理解本發(fā)明的實施例。圖式的元件未必相互成比例。圖1是在根據(jù)本發(fā)明的實施例中的圖像捕獲裝置的簡化框圖；圖2是在根據(jù)本發(fā)明的實施例中的CMOS圖像傳感器的俯視圖的框圖；圖3是圖2中所示的像素陣列202的更詳細圖示；圖4是圖2中所示的AFE電路212的框圖；圖5是圖2中所示的取樣與讀出輸出電路210的一部分的電路圖；圖6描繪圖2中所示的取樣與讀出輸出電路210的非同時取樣與讀取操作的示范性時序圖；圖7描繪圖2中所示的列輸出電路210的同時取樣與讀取操作的示范性時序圖；圖8是用于暫停在根據(jù)本發(fā)明的實施例中的列讀出的方法的流程圖。圖9描繪圖8中所示的方法的示范性時序圖；圖10描繪用以通過使用數(shù)字緩沖器使來自圖9的中斷數(shù)據(jù)串流連續(xù)的電路的框圖；及圖11描繪圖10中所示的電路的示范性時序圖。
4CN 102547169 A
具體實施例方式在整個說明書及權(quán)利要求書中，除非上下文另有明確規(guī)定，以下術(shù)語取與本文明
確相關(guān)聯(lián)的含義。“一(a、an)”及“所述(the)”的含義包括多個參考，“在......中(in)”
的含義包括“在......中(in)”及“在......上(on)”。術(shù)語“連接”意指所連接物項
之間的直接電連接，或通過一個或一個以上無源或有源中間裝置的間接連接。術(shù)語“電路 (circuit) ”意指連接在一起以提供所要的功能的有源或無源的單個組件或多個組件。術(shù)語 “信號(signal) ”意指至少一個電流、電壓或數(shù)據(jù)信號。另外，例如“在......上(on)”、“在......上方(over)”、“頂部(top)”、“底部
(bottom)”等方向性術(shù)語是參考正描述的圖的定向來使用。由于可以若干不同定向來定位本發(fā)明實施例的組件，因此方向性術(shù)語的使用是僅出于圖解說明目的而絕無限制性。參考圖式，在所有視圖中相同編號指示相同部件。圖1是在根據(jù)本發(fā)明的實施例中的圖像捕獲裝置的簡化框圖。在圖1中將圖像捕獲裝置100實施為數(shù)碼相機。所屬領(lǐng)域的技術(shù)人員將認識到數(shù)碼相機僅為可利用并入有本發(fā)明的圖像傳感器的圖像捕獲裝置的一個實例。其它類型的圖像捕獲裝置也可與本發(fā)明一起使用，例如，舉例來說，手機相機、掃描儀及數(shù)字視頻攝像放像機。在數(shù)碼相機100中，來自被攝體景物的光102輸入到成像級104。成像級104可包括常規(guī)元件，例如透鏡、中性密度濾光片、光闌及快門。光102由成像級104聚焦以在圖像傳感器106上形成圖像。圖像傳感器106通過將入射光轉(zhuǎn)換成電信號來捕獲一個或一個以上圖像。數(shù)碼相機100進一步包括處理器108、存儲器110、顯示器112及一個或一個以上額外輸入/輸出(1/0)元件114。盡管在圖1的實施例中展示為單獨元件，但成像級104 可與圖像傳感器106及(可能)數(shù)碼相機100的一個或一個以上額外元件集成在一起以形成相機模塊。舉例來說，在根據(jù)本發(fā)明的實施例中處理器或存儲器可與圖像傳感器106集成于相機模塊中。舉例來說，可將處理器108實施為微處理器、中央處理單元(CPU)、專用集成電路 (ASIC)、數(shù)字信號處理器(DSP)或其它處理裝置或多個此類裝置的組合。成像級104及圖像傳感器106的各種元件可通過從處理器108供應(yīng)的時序信號或其它信號來控制?？蓪⒋鎯ζ?10配置為任何類型的存儲器，例如，舉例來說，隨機存取存儲器 (RAM)、只讀存儲器(ROM)、快閃存儲器、基于磁盤的存儲器、可拆卸存儲器或以任一組合的其它類型的存儲元件。由圖像傳感器106捕獲的給定圖像可由處理器108存儲于存儲器 110中且呈現(xiàn)于顯示器112上。顯示器112通常為有源矩陣彩色液晶顯示器(IXD)，但也可使用其它類型的顯示器。舉例來說，額外1/0元件114可包括各種屏幕上控制件、按鈕或其它用戶界面、網(wǎng)絡(luò)接口或存儲器卡接口。應(yīng)了解，圖1中所示的數(shù)碼相機可包含所屬領(lǐng)域的技術(shù)人員已知的類型的額外或替代元件。本文中未特定展示或描述的元件可從此項技術(shù)中已知的元件中選擇。如前文所述，本發(fā)明可實施于各種各樣的圖像捕獲裝置中。此外，本文中所描述的實施例的某些方面可至少部分地以由圖像捕獲裝置的一個或一個以上處理元件執(zhí)行的軟件的形式來實施。此軟件可以被賦予本文中所提供的教示的直接方式來實施，如所屬領(lǐng)域的技術(shù)人員將了解?，F(xiàn)在參照圖2，其展示在根據(jù)本發(fā)明的實施例中的圖像傳感器106的俯視圖的框圖。圖像傳感器106包括通常布置成行與列以形成像素陣列202的若干個像素200。圖像傳感器106進一步包括列解碼器204、行解碼器206、數(shù)字邏輯208、多個取樣與讀出輸出電路210及模擬前端(AFE)電路212。行解碼器206將控制信號提供到像素陣列202中的像素200行。這些控制信號中的一些控制信號用以從個別像素行讀出信號。其它控制信號用以將個別像素行復(fù)位到已知電位。數(shù)字邏輯208包括控制寄存器214、時序產(chǎn)生器216、模擬前端(AFE)時鐘控制器 218、模擬前端(AFE)接口 220及數(shù)字緩沖器222。在根據(jù)本發(fā)明的實施例中，控制寄存器 214存儲在中止列尋址信號之前發(fā)生的時鐘周期的數(shù)目。優(yōu)選地接近取樣操作的結(jié)束中止所述列尋址信號。如果太靠近取樣周期的結(jié)束中止尋址信號，那么仍可存在來自計時/尋址的噪聲，其將展示為圖像瑕疵。如果過早地中止尋址信號，那么將使性能降級。何時中止尋址信號的時序由有效地減小或消除噪聲的中止的最小長度決定。時序產(chǎn)生器216產(chǎn)生操作圖像傳感器106所需要的時序及控制信號，包括到列解碼器204及行解碼器206的控制列及行尋址信號的輸出的地址信號。AFE時鐘控制器218 啟用及停用(即，暫停)到AFE電路212的AFE時鐘信號輸入。AFE時鐘控制器從時序產(chǎn)生器接收ENABLE信號，且當被啟用時其產(chǎn)生AFE時鐘信號。在根據(jù)本發(fā)明的實施例中，時序產(chǎn)生器對時鐘脈沖進行計數(shù)且產(chǎn)生ENABLE信號(由AFE時鐘控制器使用)以暫停AFE 時鐘信號。AFE接口 220從AFE電路212接收數(shù)據(jù)輸出且數(shù)字緩沖器222存儲從AFE電路 212輸出的數(shù)據(jù)以產(chǎn)生從圖像傳感器輸出的數(shù)據(jù)的不中斷流。像素陣列202中的每一像素列電連接到取樣與讀出輸出電路210。取樣與讀出輸出電路210對從像素列輸出的模擬信號進行取樣并保持所述模擬信號。列解碼器204順序?qū)ぶ啡优c讀出輸出電路210以讀出所取樣模擬信號。通過AFE電路212將從取樣與讀出輸出電路210輸出的每一模擬信號放大、調(diào)節(jié)并轉(zhuǎn)換成數(shù)字信號。列解碼器204及行解碼器206具有所屬領(lǐng)域的技術(shù)人員眾所周知的數(shù)個替代實施方案。舉例來說，列解碼器204可以是眾多解碼器中的接受呈二進制碼、格雷碼或某一其它碼的數(shù)字列地址的一種解碼器，且提供基于所述列地址選擇特定取樣與讀出輸出電路的輸出?；蛘?，列解碼器204可為依序選擇取樣與讀出輸出電路的移位寄存器。類似選項可供用于行解碼器206。此外，從取樣與讀出輸出電路讀取所取樣像素信號的序列不需要遵循嚴格的次序或數(shù)值序列，但可包括跳過一個或一個以上取樣與讀出輸出電路、以不同序列次序讀取不同的取樣與讀出輸出電路塊及以偽隨機序列讀取取樣與讀出輸出電路。類似選項適用于行解碼器206所提供的行控制信號。所屬領(lǐng)域的技術(shù)人員已知的所有這些選項及其它選項在本發(fā)明的范圍內(nèi)，且術(shù)語列解碼器及行解碼器不限制任何方法且分別廣泛地適用于用于選擇列及行的所有方法。另外，選擇取樣與讀出輸出電路以進行讀取的所有序列及控制基于行的操作的所有序列均在本發(fā)明的范圍內(nèi)。在根據(jù)本發(fā)明的實施例中，圖像傳感器106實施為形成于單個單體式半導(dǎo)體裸片上的x_y可尋址圖像傳感器。在根據(jù)本發(fā)明的另一實施例中，圖像傳感器106實施為x-y 可尋址圖像傳感器，其組件或電路形成于兩個或兩個以上堆疊半導(dǎo)體裸片上。CMOS圖像傳感器是x-y可尋址圖像傳感器的一個實例。在根據(jù)本發(fā)明的其它實施例中，圖像傳感器106的功能塊的部分可實施在圖像傳感器106外部。僅以舉例的方式，時序產(chǎn)生器216可實施于現(xiàn)場可編程門陣列(FPGA)中?；蛘撸瑪?shù)字邏輯208及AFE電路212可包括在單獨的集成電路中。與像素陣列202的取樣及讀出以及對應(yīng)圖像數(shù)據(jù)的處理相關(guān)聯(lián)的功能性可至少部分地以存儲于存儲器110(見圖1)中且由處理器108執(zhí)行的軟件的形式實施。取樣與讀出電路的部分可布置在圖像傳感器106外部，或與像素陣列200整體地形成于(舉例來說) 具有光電檢測器及像素陣列的其它元件的共用集成電路上。所屬領(lǐng)域的技術(shù)人員將認識到在根據(jù)本發(fā)明的其它實施例中可實施其它外圍電路配置或架構(gòu)。圖3是圖2中所示的像素陣列202的更詳細圖示。像素陣列200包括具有光活像素200列302及行304的有源區(qū)域300。光活像素200每一者包括響應(yīng)于入射光而收集并存儲光生電荷載子的一個或一個以上光電檢測器(未展示)。光活像素200用以捕獲景物的圖像。參考區(qū)域306包括暗參考像素行，而參考區(qū)域308包括暗參考像素列。暗參考像素通常由不透明層或光屏蔽覆蓋，以防止光撞擊像素。暗參考像素用以測量在沒有光的情況下在圖像傳感器106中產(chǎn)生的電荷量。在根據(jù)本發(fā)明的實施例中，暗參考像素可構(gòu)造有光電檢測器或不構(gòu)造有光電檢測器。在根據(jù)本發(fā)明的實施例中，將從參考區(qū)域306中的暗參考像素行讀取的信號一起求平均以提供逐列暗偏移參考。所述暗偏移參考用以校正列固定圖案偏移(列固定圖案噪聲)。在根據(jù)本發(fā)明的實施例中，將從參考區(qū)域306中的暗參考像素列讀取的信號一起求平均以提供逐行暗偏移參考。所述暗偏移參考用以校正行時間偏移(行時間噪聲)。所屬領(lǐng)域的技術(shù)人員將認識到，像素陣列202可具有可布置成任何配置的數(shù)百萬到數(shù)千萬個像素。僅以舉例的方式，暗參考像素行可坐落于像素陣列202的頂部及底部處。 或者，可將光活像素約束于子陣列中，其中暗參考像素行及列包圍所述子陣列的每一邊緣。 另一替代方案在像素陣列202內(nèi)散布暗參考像素，使得暗參考像素與光活像素混合。現(xiàn)在參照圖4，其展示圖2中所示的AFE電路212的框圖。在根據(jù)本發(fā)明的實施例中，AFE電路212從每一像素接收模擬信號的差分對。一個模擬信號識別為RESET且另一信號識別為SIGNAL。AFE電路212放大并調(diào)節(jié)RESET及SIGNAL模擬信號，且將所述模擬信號轉(zhuǎn)換成數(shù)字信號。AFE電路212包括一個或一個以上信號處理塊。在所圖解說明的實施例中，AFE電路212包括模/數(shù)轉(zhuǎn)換器(ADC)400及模擬信號處理器(ASP)402。在根據(jù)本發(fā)明的實施例中，ASP 402包括串聯(lián)連接的兩個級聯(lián)可變增益放大器404、406、連接到所述串中的第一可變增益放大器(例如，放大器406)的輸入的信號求和節(jié)點408及連接到所述信號求和節(jié)點的數(shù)/模轉(zhuǎn)換器(DAC)410。RESET及SIGNAL輸入到信號求和節(jié)點408中且第二可變增益放大器(例如，放大器404)的輸出輸入到ADC 400中。根據(jù)本發(fā)明的其它實施例包括一個或一個以上可變增益放大器。DAC 410及信號求和節(jié)點408用于模擬暗偏移校正。將時鐘信號AFE CLOCK提供到ADC 400及ASP 402。此時鐘信號使ADC 400及ASP 402的取樣及轉(zhuǎn)換操作與取樣與讀出輸出電路210的順序輸出同步。盡管ASP 402的元件的典型設(shè)計包括切換式電容器或需要使用計時信號(例如，AFECL0CK)的其它設(shè)計方法，但不需要AFE CLOCK的替代非切換設(shè)計方法可用于ASP 402的元件。圖5是圖2中所示的取樣與讀出輸出電路210的一部分的電路圖。取樣與讀出輸出電路210包括取樣開關(guān)500、取樣與保持電容器502、讀出(或列啟用)開關(guān)504及差分模擬輸出總線506。差分模擬輸出總線506連接到圖2中所示的AFE電路212。圖5描繪準許與先前取樣的像素行的讀出同時對像素行進行取樣的輸出電路的示范性布置。此稱為同時取樣與讀取操作。像素陣列202中的每一列輸出(N+0_PIX0UT、 N+1_PIX0UT...)連接到相應(yīng)輸出電路210中的四個取樣開關(guān)500的輸入。每一取樣開關(guān) 500的輸出連接到取樣與保持電容器502。每一取樣與保持電容器502連接到讀出開關(guān)504 的輸入。讀出開關(guān)504的輸出連接到輸出總線506。在所圖解說明的實施例中，輸出總線506包括兩個信號線，一個用于RESET信號且一個用于SIGNAL信號。四個讀出開關(guān)的每一群組中的兩個讀出開關(guān)的輸出連接到輸出總線506中的RESET信號線。四個讀出開關(guān)的每一群組中的其它兩個讀出開關(guān)的輸出連接到輸出總線506中的SIGNAL信號線。每一列輸出選擇性地經(jīng)由相應(yīng)取樣開關(guān)500連接到相應(yīng)輸出電路210中的四個取樣與保持電容器502中的一者。提供每一輸出電路210中的兩個取樣與保持電容器502以取樣并保持來自像素的復(fù)位信號，而其它兩個取樣與保持電容器502取樣并保持來自所述像素的圖像信號。連接到用于復(fù)位信號的兩個取樣與保持電容器502的取樣開關(guān)500由取樣與保持復(fù)位(SHR)信號控制。連接到用于圖像信號的兩個取樣與保持電容器502的取樣開關(guān)500由取樣與保持信號(SHS)控制。盡管圖5中未展示像素陣列202的內(nèi)部細節(jié)，所屬領(lǐng)域的技術(shù)人員將認識到所述陣列中的個別像素讀出電路可由兩個或兩個以上像素共享。舉例來說，像素陣列202中的物理像素行可包含像素對，其中每一對共享共用輸出信號。在此情況下，提供于輸出(N+0_ PIXOUT、N+1_PIX0UT...)上的信號中的每一者將表示每一對像素中的僅一者的輸出，或可能每一對中的兩個像素的組合輸出。因此，為讀出物理行中的每一個別像素，使用兩個取樣與讀出操作；一個取樣與讀出操作用于組成所述行的對中的兩個像素中的每一者。因此，對取樣或讀取像素行的提及應(yīng)理解為包括全物理像素行、來自物理行的交替像素、來自物理行的組合像素對或依據(jù)像素陣列內(nèi)的像素結(jié)構(gòu)及讀出電路共享布置的細節(jié)的其它替代方案。通過借助讀出開關(guān)504將取樣與保持電容器502順序連接到輸出總線506來讀出保持于取樣與保持電容器502中的信號。列解碼器204中的每一輸出經(jīng)由邏輯門(例如， “與”門514、520)電連接到四個讀出開關(guān)的每一群組中的相應(yīng)讀出開關(guān)504。列解碼器204 解碼列地址C0LADDR，以便選擇性地啟用四個讀出開關(guān)的每一群組中的兩個讀出開關(guān)504 且選擇取樣與保持電容器502的一個差分對進行讀出。SELECT信號確定哪些取樣與保持電容器502可供用于取樣及哪些取樣與保持電容器502可供用于讀出。舉例來說，當SELECT為低時，“與”門508準許SHR信號操作四個取樣開關(guān)500的每一群組中的最左邊取樣開關(guān)(例如，開關(guān)510)，以允許將復(fù)位信號存儲于最左邊取樣與保持電容器(例如，電容器512)中?！芭c”門514準許N+x_C0LEN信號(即， N+0_C0LEN、N+1_C0LEN...)選擇四個取樣電容器502的每一群組的右邊對進行讀出。當SELECT為高時，“與”門516準許取樣到從四個取樣與保持電容器502的每一群組的左邊開始第三個電容器(例如，電容器518)中，而“與”門520準許N+x_C0LEN信號選擇四個取樣與保持電容器502的每一群組的左邊對?！芭c”門確保取樣操作與讀出操作關(guān)于取樣電容器502的使用是互斥的。
SHS信號以類似于SHR信號的方式操作。舉例來說，當SELECT為低時，“與”門522 準許SHS信號操作四個取樣開關(guān)500的每一群組中的取樣開關(guān)524，以允許將圖像信號存儲于取樣與保持電容器526中?！芭c”門514準許N+x_C0LEN信號選擇四個取樣電容器502 的每一群組的右邊對進行讀出。當SELECT為高時，“與”門5 準許取樣到最右邊取樣與保持電容器502(電容器 530)中，而“與”門520準許N+x_C0LEN信號選擇四個取樣與保持電容器502的每一群組的
左邊對?，F(xiàn)在參照圖6，其展示圖2及圖5中所示的取樣與讀出輸出電路210的非同時取樣與讀取操作的示范性時序圖。在取樣期間保持SELECT線為低且在讀出期間保持其為高，因此僅使用一組取樣與保持開關(guān)500、一組對應(yīng)取樣與保持電容器502及一組對應(yīng)讀出開關(guān) 504。在取樣(時間、與t2之間的時間周期)期間，保持列地址C0LADDR處于不尋址任何有源列進行讀出的給定狀態(tài)X。SHR及SHS信號操作以取樣并保持像素RESET信號(時間 tQ到時間、)，隨后是像素SIGNAL信號(時間、到時間t2)。在對像素行中的所有RESET 及SIGNAL信號進行取樣之后(在時間t2之后的時間周期)，C0LADDR開始提供順序地址， 以便讀出所取樣信號。圖7描繪圖2及圖5中所示的取樣與讀出輸出電路210的同時取樣與讀取操作的示范性時序圖。假設(shè)先前取樣操作已將信號存儲于取樣與讀出電容器中以用于讀出，那么 C0LADDR立即開始從四個取樣與讀出電容器502的每一群組中的右邊對的取樣與讀出電容器讀出所述信號(見時間、)，而SHR(時間t3到時間t4)及SHS (時間t4到時間t5)取樣到四個取樣與讀出電容器502的每一群組中的左邊對的取樣與讀出電容器中。C0LADDR中的 X意指尋址序列已完成且將C0LADDR設(shè)定為不尋址任何有源列進行讀出的值。當取樣及讀出操作在時間t6處完成時，SELECT線切換四個取樣與讀出電容器502 的每一群組中的兩組取樣與讀出電容器的功能。C0LADDR接著開始讀出左邊對的取樣與讀出電容器，而SHR及SHS取樣到四個取樣與讀出電容器502的每一群組中的右邊對的取樣與讀出電容器中。在圖7實施例中，讀出活動正在SHR及SHS的臨界下降沿處發(fā)生。此升高可連同所要的像素復(fù)位或信號一起取樣到取樣電容器中的系統(tǒng)噪聲的電位?，F(xiàn)在參照圖8，其展示用于暫停在根據(jù)本發(fā)明的實施例中的列尋址的方法的流程圖。最初，起始同時取樣與讀取操作，如框800中所示。從像素行的信號取樣與先前取樣的信號的列讀出兩者在實質(zhì)相同的時間開始，使得同時執(zhí)行取樣與列讀出(例如，圖7中的時間 t3)。接下來，如框802中所示，在SHR周期(SHR周期是圖7中的時間t3到時間t4)的結(jié)束之前的N個時鐘周期，暫停供應(yīng)到列解碼器204的列尋址序列。N的值指定于可編程控制寄存器(例如，舉例來說，控制寄存器214)中，或由根據(jù)本發(fā)明的實施例中的設(shè)計固定。 舉例來說，值N經(jīng)選擇以實現(xiàn)可能的最短中止。如果N太短，那么仍可存在通過取樣捕獲的系統(tǒng)噪聲。如果N太長，那么將降低性能，因為尋址序列的完成被延遲。當SHR周期在SHR信號的下降沿處完成時，列尋址序列到列解碼器的供應(yīng)重新開始(框804)。在根據(jù)本發(fā)明的實施例中，所述列地址序列在其在框802中被暫停的地方重新開始。圖9是以圖形方式展示框802及804中所描述的操作的時序圖。圖9中的SH信
9號對應(yīng)于圖7中的SHR信號或SHS信號。圖9提供額外細節(jié)且在圖7中的時間t4處的SHR 或圖7中的時間t5處的SHS的下降沿周圍展示本發(fā)明的實施例。當在框802及804的背景下考慮時，SH信號應(yīng)被視為SHR信號。如圖9中所示，在SHR取樣周期的結(jié)束之前的某一時間(在圖9中的時間ts#)，C0LADDR被暫停，如框802中所描述。緊緊在SHR的結(jié)束之后(在圖9中的時間tK處)，C0LADDR重新開始，如框804中所描述。接下來，如框806中所示，在SHS周期(SHS周期是圖7中的時間t4到時間t5)的結(jié)束之前的M個時鐘周期，暫停供應(yīng)到列解碼器的列尋址序列。M的值指定于可編程控制寄存器(例如，舉例來說，控制寄存器214)中，或由根據(jù)本發(fā)明的實施例中的設(shè)計固定。當SHS周期在SHS信號的下降沿處完成時，列尋址序列到列解碼器的供應(yīng)重新開始(框808)。在根據(jù)本發(fā)明的實施例中，所述列地址序列在其在框806中被暫停的地方重新開始。與框802及804相同，圖9以圖形方式展示框806及808中所描述的操作。當在框806及808的背景下考慮時，SH信號應(yīng)被視為SHS信號。如圖9中所示，在SHS取樣周期的結(jié)束之前的某一時間(在圖9中的時間、處)，C0LADDR被暫停，如框806中所描述。 緊緊在SHS的結(jié)束之后(在圖9中的時間tK處)，C0LADDR重新開始，如框808中所描述。所述列地址序列的暫?？芍貜?fù)，直到已取樣并讀出像素陣列的所有信號。如結(jié)合圖10及圖11更詳細地描述，可在列地址序列被暫停時存儲從每一輸出電路輸出的像素數(shù)據(jù)。所述像素數(shù)據(jù)的存儲選擇性地延遲所述像素數(shù)據(jù)的輸出以實現(xiàn)像素數(shù)據(jù)的不中斷輸出數(shù)據(jù)流。圖9圖解說明圖8中所示的方法的示范性時序圖。在此實施例中，在取樣時間的結(jié)束周圍將到列解碼器的列地址C0LADDR序列(圖2及圖5)暫停一個或一個以上時鐘周期，此處由取樣與保持信號SH展示。在根據(jù)本發(fā)明的實施例中，列地址C0LADDR序列的此暫停在每一取樣周期的結(jié)束發(fā)生。舉例來說，列地址序列在SHR的結(jié)束暫停且在SHS的結(jié)束再次暫停。當列地址C0LADDR在列地址序列期間改變時，每一新列地址經(jīng)由列讀取解碼器 204(圖幻傳播，從而有效地取消選擇一個列輸出電路并選擇不同的列輸出電路。新選擇的列輸出電路致使差分模擬輸出總線506(圖5)中的RESET及SIGNAL線改變。此切換活動產(chǎn)生可由在此時間期間發(fā)生的取樣過程取樣的系統(tǒng)噪聲。通過在取樣時間的結(jié)束周圍暫停到列解碼器的列地址序列，歸因于與改變列地址相關(guān)聯(lián)的切換活動的系統(tǒng)噪聲被消除，借此在此臨界取樣時間處減小系統(tǒng)噪聲。在根據(jù)本發(fā)明的一個或一個以上實施例中，圖像傳感器的輸出可由不能夠處置由 AFE時鐘信號的暫停導(dǎo)致的數(shù)據(jù)流的中斷的成像系統(tǒng)或處理系統(tǒng)接收。圖10描繪用以通過使用數(shù)字緩沖器使來自圖9的中斷數(shù)據(jù)串流連續(xù)的電路的框圖。圖11圖解說明圖10中所示的電路的示范性時序圖。電路1000接收中斷的ADC輸出ADC OUT (見圖9)且從圖像傳感器輸出所要的不中斷數(shù)據(jù)流DOUT (見圖10及圖11)。來自ADC 400的ADC OUT輸出通過AFE接口 220接收于數(shù)字邏輯208(圖幻中。此數(shù)據(jù)輸出串流將由于列尋址序列的一次或一次以上暫停而在其中具有一個或一個以上中斷。通過AFE接口 220捕獲的數(shù)據(jù)在其被接收時存儲于數(shù)字緩沖器222中。從數(shù)字緩沖器222讀出數(shù)據(jù)的每一行在第一數(shù)據(jù)被寫入到緩沖器中之后開始若干個時鐘周期，其中時鐘周期的數(shù)目大于或等于如圖11中所示在讀出的每一行期間列地址序列被暫停的時鐘周期的總數(shù)目。在根據(jù)本發(fā)明的實施例中，數(shù)字緩沖器222由具有可選擇深度的先入先出(FIFO)存儲器構(gòu)成，但所屬領(lǐng)域的技術(shù)人員將認識到其它實施方案也是可能的。盡管圖11展示從列尋址序列的單次中斷恢復(fù)，但多次中斷可在對像素行進行取樣時發(fā)生。多次中斷可(舉例來說)在對像素復(fù)位及信號電平單獨取樣(舉例來說，使用 SHR及SHS信號)時發(fā)生。在多次中斷的情況下，必須充分地延遲來自DOUT的輸出數(shù)據(jù)的開始以預(yù)期所有列尋址中斷的總組合時間。數(shù)字緩沖器222在同一行中的所有中斷期間存儲中斷ADC輸出ADC OUT。已特別參考本發(fā)明某些優(yōu)選實施例詳細描述了本發(fā)明，但應(yīng)理解，可在本發(fā)明的精神及范圍內(nèi)實現(xiàn)變化及修改。舉例來說，本文中已關(guān)于復(fù)位信號及圖像信號的同時取樣與讀出描述了根據(jù)本發(fā)明的實施例。根據(jù)本發(fā)明的其它實施例不限于這些信號。本發(fā)明的實施例可同時讀出并取樣任何信號及任何數(shù)目個信號。另外，已參考特定組件及電路描述了所圖解說明的實施例。根據(jù)本發(fā)明的其它實施例不限于這些特定組件。舉例來說，在圖5中所示的實施例中可使用除“與”門以外的邏輯門及不同類型的開關(guān)。盡管本文中已描述本發(fā)明的特定實施例，但應(yīng)注意本申請案不限于這些實施例。 特定來說，在相容的情況下，關(guān)于一個實施例所描述的任何特征也可用在其它實施例中。而且，在相容的情況下，不同實施例的特征可交換。部件列表100 圖像捕獲裝置102 光104 成像級106 圖像傳感器108 處理器110 存儲器112 顯示器114 輸入/輸出(I/O)元件200 像素202 像素陣列204 列解碼器206 行解碼器208 數(shù)字邏輯210 取樣與讀出電路212 模擬前端(AFE)214 控制寄存器216 時序產(chǎn)生器218 模擬前端時鐘控制器220 模擬前端接口
222數(shù)字緩沖器300有源區(qū)域302光活像素列304光活像素行306行參考區(qū)域308列參考區(qū)域400模/數(shù)轉(zhuǎn)換器(ADC)402模擬信號處理器(ASP)404可變增益放大器406可變增益放大器408信號求和節(jié)點410數(shù)/模轉(zhuǎn)換器(DAC)500取樣開關(guān)502取樣與保持電容器504讀出開關(guān)506差分模擬輸出總線508“與”門510取樣開關(guān)512取樣與保持電容器514“與”門516“與”門518取樣與保持電容器520“與”門522“與”門524取樣開關(guān)526取樣與保持電容器528“與”門530取樣與保持電容器1000不中斷數(shù)據(jù)流輸出電路
權(quán)利要求
1.一種用于從圖像傳感器讀出圖像的方法，所述圖像傳感器包括二維像素陣列，所述二維像素陣列具有多個列輸出及連接到每一列輸出的一輸出電路，其中每一輸出電路經(jīng)配置以操作同時取樣與讀取操作，所述方法包含在每一輸出電路中起始同時取樣與讀取操作； 在第一取樣操作期間，暫停列地址序列；及在所述第一取樣操作的完成時或在所述第一取樣操作的完成之后，重新開始所述列地址序列。
2.根據(jù)權(quán)利要求1所述的方法，其進一步包含 在第二取樣操作期間，暫停所述列地址序列；及在所述第二取樣操作的完成時或在所述第二取樣操作的完成之后，重新開始所述列地址序列。
3.根據(jù)權(quán)利要求1所述的方法，其進一步包含選擇性地存儲從所述輸出電路輸出的像素數(shù)據(jù)的至少一部分。
4.根據(jù)權(quán)利要求2所述的方法，其中在所述第一取樣操作期間將所述列地址序列暫停預(yù)定的第一數(shù)目個時鐘周期。
5.根據(jù)權(quán)利要求4所述的方法，其中在所述第二取樣操作期間將所述列地址序列暫停預(yù)定的第二數(shù)目個時鐘周期。
6.根據(jù)權(quán)利要求5所述的方法，其中所述預(yù)定的第一與第二數(shù)目個時鐘周期是相同的。
7.根據(jù)權(quán)利要求5所述的方法，其中所述預(yù)定的第一與第二數(shù)目個時鐘周期是不同的。
全文摘要
本發(fā)明涉及暫停圖像傳感器中的列尋址。一種圖像傳感器包括二維像素陣列，所述二維像素陣列具有多個列輸出及連接到每一列輸出的一輸出電路。每一輸出電路經(jīng)配置以操作同時取樣與讀取操作。時序產(chǎn)生器輸出列地址序列，所述列地址序列由電連接到每一輸出電路的列解碼器接收。所述時序產(chǎn)生器在取樣操作期間暫停所述列地址序列的所述輸出且在所述取樣操作的結(jié)束時重新開始所述列地址序列的所述輸出。
文檔編號H04N5/374GK102547169SQ20111044289
公開日2012年7月4日 申請日期2011年12月20日 優(yōu)先權(quán)日2010年12月20日
發(fā)明者拉維·姆魯斯尤恩賈亞, 杰夫里·S·格斯滕伯格, 約翰·T·康普頓 申請人:全視科技有限公司