專利名稱：一種報(bào)文接收方法與芯片組的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信領(lǐng)域，尤其涉及一種報(bào)文接收方法與芯片組。
背景技術(shù)：
現(xiàn)有技術(shù)中VM(Virtual Machine，虛擬機(jī))的報(bào)文接收流程為報(bào)文由通信網(wǎng)絡(luò)發(fā)送至網(wǎng)卡后，網(wǎng)卡將該報(bào)文分類存放在目的VF的接收隊(duì)列，接著網(wǎng)卡發(fā)起直接存儲(chǔ)器訪問(wèn)，通過(guò)芯片組的地址翻譯將該報(bào)文傳輸至目的VM的VF驅(qū)動(dòng)緩存中；然后網(wǎng)卡會(huì)產(chǎn)生一個(gè)報(bào)文已到達(dá)的MSI-X interrupt發(fā)送給VM的Hypervisor (管理程序),VM的Hypervisor會(huì)根據(jù)所述MSI-X interrupt產(chǎn)生一個(gè)虛擬中斷給該報(bào)文的目的VM，指明一個(gè)報(bào)文接收操作已完成，使所述目的VM處理該報(bào)文。現(xiàn)有技術(shù)中，每次產(chǎn)生中斷接收?qǐng)?bào)文的過(guò)程中，無(wú)論當(dāng)前占有CPU的VM是否 是MSI-X interrupt的目的VM，都要保存CPU正在運(yùn)行的上下文，切換CPU運(yùn)行環(huán)境，將Hypervisor切入執(zhí)行,浪費(fèi)CPU和總線帶寬資源。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例提供一種報(bào)文接收方法與芯片組，可以減少在VM接收?qǐng)?bào)文過(guò)程中的CPU運(yùn)行環(huán)境切換次數(shù)，節(jié)省CPU和總線帶寬資源。為達(dá)到上述目的，本發(fā)明的實(shí)施例采用如下技術(shù)方案第一方面，公開(kāi)了一種報(bào)文接收方法，包括芯片組將接收到的網(wǎng)卡發(fā)送的報(bào)文中攜帶的總線地址進(jìn)行地址翻譯獲得物理地址，并將所述報(bào)文發(fā)送至占用所述物理地址的目的虛擬機(jī)VM ；所述芯片組接收所述網(wǎng)卡發(fā)送的攜帶有所述目的VM對(duì)應(yīng)的ID的擴(kuò)展消息告知中斷 MSI-X ；所述芯片組根據(jù)所述MSI-X攜帶的所述目的VM對(duì)應(yīng)的ID，判斷當(dāng)前占用CPU的VM是否為所述MSI-X的目的VM ;若是，則所述芯片組將所述MSI-X發(fā)送給所述目的VM，以使得所述目的VM處理所述報(bào)文； 若不是，則所述芯片組中止當(dāng)前占用CPU的VM并保存其上下文，將所述目的VM調(diào)入執(zhí)行，并將所述MSI-X發(fā)送給所述目的VM ;以使得所述目的VM處理所述報(bào)文。在第一種可能的實(shí)現(xiàn)方式中，所述芯片組包括VT-D或輸入輸出內(nèi)存管理單元IOMMU。結(jié)合第一方面和第一方面的第一種可能的實(shí)現(xiàn)方式，在第二種可能的實(shí)現(xiàn)方式中，所述總線地址為PCIE總線域地址，所述物理地址為存儲(chǔ)器域地址。第二方面，公開(kāi)了一種芯片組，包括接收器，用于接收網(wǎng)卡發(fā)送的攜帶有總線地址的報(bào)文；處理器，用于將所述報(bào)文攜帶的總線地址進(jìn)行地址翻譯獲得物理地址；
發(fā)送器，用于將所述報(bào)文發(fā)送至占用所述物理地址的目的虛擬機(jī)VM ；所述接收器，用于接收所述網(wǎng)卡發(fā)送的攜帶有所述目的VM對(duì)應(yīng)的ID的擴(kuò)展消息告知中斷MSI-X ；所述處理器，還用于根據(jù)所述MSI-X攜帶的所述目的VM對(duì)應(yīng)的ID，判斷當(dāng)前占用CPU的VM是否為所述MSI-X的目的VM ;若是，則將所述MSI-X發(fā)送給所述發(fā)送器；若不是，則中止當(dāng)前占用CPU的VM并保存其上下文，將所述目的VM調(diào)入執(zhí)行，然后將所述MSI-X發(fā)送給所述發(fā)送器；所述發(fā)送器，還用于將所述處理器發(fā)送的所述MSI-X發(fā)送給所述目的W，以使得所述目的VM處理所述報(bào)文。在第一種可能的實(shí)現(xiàn)方式中，所述芯片組包括VT-D或I0MMU。
結(jié)合第二方面和第二方面的第一種可能的實(shí)現(xiàn)方式，在第二種可能的實(shí)現(xiàn)方式中，所述總線地址為PCIE總線域地址，所述物理地址為存儲(chǔ)器域地址。上述技術(shù)方案提供的報(bào)文接收方法與芯片組，通過(guò)芯片組來(lái)判斷當(dāng)前占用CPU的VM是否為所述MSI-X的目的VM ;若是，則將所述MSI-X發(fā)送給所述目的W，以使得所述目的VM處理所述報(bào)文。此時(shí)，CPU的運(yùn)行環(huán)境不必將從所述目的VM切換至Hypervisor，再?gòu)腍ypervisor切換至目的VM,節(jié)省了 CPU和總線帶寬資源。若不是,貝U芯片組會(huì)中止當(dāng)前占用CPU的VM并保存其上下文，將所述目的VM調(diào)入執(zhí)行，然后將所述MSI-X發(fā)送給所述目的VM,以使得所述目的VM處理所述報(bào)文。此時(shí)，CPU的運(yùn)行環(huán)境不必從當(dāng)前占用CPU的VM切換至Hypervisor,再?gòu)腍ypervisor切換至目的VM,減少了一次切換,也節(jié)省了 CPU和總線帶寬資源。


為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖I為本發(fā)明實(shí)施例提供的一種報(bào)文接收方法流程示意圖；圖2為本發(fā)明實(shí)施例提供的一種芯片組的結(jié)構(gòu)框圖。
具體實(shí)施例方式下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。本發(fā)明實(shí)施例提供了一種報(bào)文接收方法，如圖I所示，所述方法包括以下步驟101、芯片組將接收到的網(wǎng)卡發(fā)送的報(bào)文中攜帶的總線地址進(jìn)行地址翻譯獲得物理地址，并將所述報(bào)文發(fā)送至占用所述物理地址的目的VM。在VM接收?qǐng)?bào)文的過(guò)程中，網(wǎng)絡(luò)側(cè)發(fā)送的報(bào)文會(huì)先到達(dá)網(wǎng)卡，所述報(bào)文中攜帶有MAC(Medium Access Control,介質(zhì)訪問(wèn)控制層)地址，所述網(wǎng)卡會(huì)將的報(bào)文存儲(chǔ)在L2Sorter/switch/classifier (二層分選機(jī)/ 交換機(jī) / 分類器)中，所述 L2Sorter/switch/classifier根據(jù)所述報(bào)文攜帶的MAC地址對(duì)所述報(bào)文分類后，存放到對(duì)應(yīng)的VF(VirtualFunction，虛擬功能)的接收隊(duì)列里。在這里需要說(shuō)明的是每個(gè)VF都對(duì)應(yīng)有一個(gè)VM，所述VF內(nèi)存儲(chǔ)的報(bào)文是確定發(fā)送至對(duì)應(yīng)的VM的。網(wǎng)卡將接收到的報(bào)文存至對(duì)應(yīng)的VF后會(huì)發(fā)起DMA (Direct Memory Access,直接內(nèi)存存取)操作，啟動(dòng)DMA引擎，在所述報(bào)文中添加含有所述對(duì)應(yīng)的VF所對(duì)應(yīng)的總線地址的報(bào)文頭。然后，網(wǎng)卡將攜帶有該總線地址的所述報(bào)文發(fā)送至芯片組。所述芯片組中存儲(chǔ)有總線地址與物理地址的映射表，所述芯片組可以根據(jù)所述映射表將所述報(bào)文中的總線地址進(jìn)行地址翻譯獲得物理地址，然后將所述報(bào)文發(fā)送給占用所述物理地址的目的VM，所述VM將其存放在地址為所述物理地址的驅(qū)動(dòng)緩存中。102、所述芯片組接收所述網(wǎng)卡發(fā)送的攜帶有所述目的VM對(duì)應(yīng)的ID的MSI-X(Message Signaled Interrupts extension,擴(kuò)展消息告知中斷)。所述網(wǎng)卡將所述報(bào)文發(fā)送給芯片組后，會(huì)產(chǎn)生一個(gè)MSI-X發(fā)送給所述芯片組，所 述MSI-X中攜帶有所述報(bào)文的目的VM對(duì)應(yīng)的ID。103、芯片組根據(jù)所述MSI-X攜帶的目的VM對(duì)應(yīng)的ID，判斷當(dāng)前占用CPU的VM是否為所述MSI-X的目的VM。每個(gè)VM都對(duì)應(yīng)有一個(gè)ID，所述MSI-X中攜帶的ID為所述MSI-X的目的VM對(duì)應(yīng)的ID，若所述MSI-X中攜帶的ID為當(dāng)前占用CPU的VM對(duì)應(yīng)的ID，則所述當(dāng)前占用CPU的VM為所述MSI-X的目的VM。否則，則不是。104、若是，則芯片組將所述MSI-X發(fā)送給所述目的VM，以使得所述目的VM處理所述報(bào)文。若當(dāng)前占用CPU的VM是所述MSI-X的目的VM，則所述芯片組直接將所述MSI-X發(fā)送給當(dāng)前占用CPU的VM即目的VM，所述MSI-X表示一個(gè)接收操作已完成，所述目的VM接收到所述MSI-X后，會(huì)得知自己接收到了一個(gè)報(bào)文，可以對(duì)所述報(bào)文進(jìn)行處理。此時(shí)，CPU的運(yùn)行環(huán)境不必將從所述目的VM切換至Hypervisor,再?gòu)腍ypervisor切換至目的VM,節(jié)省了 CPU和總線帶寬資源。105、若不是，則芯片組中止當(dāng)前占用CPU的VM并保存其上下文，將所述目的VM調(diào)入執(zhí)行，并將所述MSI-X發(fā)送給所述目的VM ;以使得所述目的VM處理所述報(bào)文。若當(dāng)前占用CPU的VM不是所述MSI-X的目的VM，則所述芯片組將中止當(dāng)前占用CPU的VM并保存該VM的上下文，切換CPU的運(yùn)行環(huán)境，將所述目的VM調(diào)入執(zhí)行后，所述芯片組會(huì)將所述MSI-X發(fā)送給所述目的W，所述MSI-X表示一個(gè)接收操作已完成，所述目的VM接收到所述MSI-X后，會(huì)得知自己接收到了一個(gè)報(bào)文，可以對(duì)所述報(bào)文進(jìn)行處理。此時(shí)，CPU的運(yùn)行環(huán)境不必從當(dāng)前占用CPU的VM切換至Hypervisor,再?gòu)腍ypervisor切換至目的VM，減少了一次切換，節(jié)省了 CPU和總線帶寬資源。這里需要說(shuō)明的是，本發(fā)明實(shí)施例中所述的芯片組包括英特爾芯片組的VT-D(Virtualization Technology for Directed,接內(nèi)存訪問(wèn)的虛擬化技術(shù))或AMD (Advanced Micro Devices,超微半導(dǎo)體)芯片組的 IOMMU (Input/Output MemoryManagement Unit,輸入輸出內(nèi)存管理單元)。所述的總線地址可以為PCIE (PeripheralComponent Interconnect Express,外設(shè)組件互連標(biāo)準(zhǔn)擴(kuò)展)總線域地址,所述物理地址可以為存儲(chǔ)器域地址。本發(fā)明實(shí)施例還提供了一種芯片組，如圖2所示，所述芯片組包括接收器201，處理器202，發(fā)送器203。接收器201，用于接收網(wǎng)卡發(fā)送的攜帶有總線地址的報(bào)文。在VM接收?qǐng)?bào)文的過(guò)程中，網(wǎng)絡(luò)側(cè)發(fā)送的報(bào)文會(huì)先到達(dá)網(wǎng)卡，所述報(bào)文中攜帶有MAC地址，所述網(wǎng)卡會(huì)將的報(bào)文存儲(chǔ)在L2Sorter/switch/classifier中，所述L2Sorter/switch/classifier根據(jù)所述報(bào)文攜帶的MAC地址對(duì)所述報(bào)文分類后,存放到對(duì)應(yīng)的VF的接收隊(duì)列里。在這里需要說(shuō)明的是每個(gè)VF都對(duì)應(yīng)有一個(gè)VM，所述VF內(nèi)存儲(chǔ)的報(bào)文是確定發(fā)送至對(duì)應(yīng)的VM的。網(wǎng)卡將接收到的報(bào)文存至對(duì)應(yīng)的VF后會(huì)發(fā)起DMA操作，啟動(dòng)DMA引擎，在所述報(bào)文中添加含有所述對(duì)應(yīng)的VF所對(duì)應(yīng)的總線地址的報(bào)文頭。然后，網(wǎng)卡將攜帶有該總線地址的所述報(bào)文發(fā)送至芯片組。所述芯片組的接收器201接收所述網(wǎng)卡發(fā)送的攜帶有該總線地址的所述報(bào)文。 處理器202，用于將所述報(bào)文攜帶的總線地址進(jìn)行地址翻譯獲得物理地址。所述芯片組中存儲(chǔ)有總線地址與物理地址的映射表，所述芯片組的處理器202查找所述映射表可以將所述總線地址翻譯成物理地址。發(fā)送器203，用于將所述報(bào)文發(fā)送至占用所述物理地址的目的VM。所述芯片組的發(fā)送器203會(huì)將所述報(bào)文發(fā)送至占用所述物理地址的目的VM，所述VM將所述報(bào)文存放在地址為所述物理地址的驅(qū)動(dòng)緩存中。所述接收器201，用于接收所述網(wǎng)卡發(fā)送的攜帶有所述目的VM對(duì)應(yīng)的ID的MSI-X。所述網(wǎng)卡將所述報(bào)文發(fā)送給芯片組后，會(huì)產(chǎn)生一個(gè)MSI-X發(fā)送給所述芯片組，所述MSI-X中攜帶有所述報(bào)文的目的VM對(duì)應(yīng)的ID。所述芯片組的接收器201會(huì)接收所述MSI-X。所述處理器202，還用于根據(jù)所述MSI-X攜帶的所述目的VM對(duì)應(yīng)的ID，判斷當(dāng)前占用CPU的VM是否為所述MSI-X的目的VM ;若是，則將所述MSI-X發(fā)送給所述發(fā)送器；若不是，則中止當(dāng)前占用CPU的VM并保存其上下文，將所述目的VM調(diào)入執(zhí)行，然后將所述MSI-X發(fā)送給所述發(fā)送器；所述發(fā)送器203，還用于將所述處理器202發(fā)送的所述MSI-X發(fā)送給所述目的W，以使得所述目的VM處理所述報(bào)文。 每個(gè)VM都對(duì)應(yīng)有一個(gè)ID，所述MSI-X中攜帶的ID為所述MSI-X的目的VM對(duì)應(yīng)的ID，若所述MSI-X中攜帶的ID為當(dāng)前占用CPU的VM對(duì)應(yīng)的ID，則所述當(dāng)前占用CPU的VM為所述MSI-X的目的VM。否則，則不是。芯片組的處理器202可以根據(jù)所述MSI-X攜帶的ID，來(lái)判斷當(dāng)前占用CPU的VM是否為所述MSI-X的目的VM。若所述處理器202判斷出當(dāng)前占用CPU的VM是所述MSI-X的目的VM，則所述芯片組的發(fā)送器203直接將所述處理器202發(fā)送過(guò)來(lái)的所述MSI-X發(fā)送給當(dāng)前占用CPU的VM即目的VM，所述MSI-X表示一個(gè)接收操作已完成，所述目的VM接收到所述MSI-X后，會(huì)得知自己接收到了一個(gè)報(bào)文，可以對(duì)所述報(bào)文進(jìn)行處理。此時(shí)，CPU的運(yùn)行環(huán)境不必將從所述目的VM切換至Hypervisor,再?gòu)腍ypervisor切換至目的VM,節(jié)省了 CPU和總線帶寬資源。若當(dāng)前占用CPU的VM不是所述MSI-X的目的VM，則所述芯片組將中止當(dāng)前占用CPU的VM并保存該VM的上下文，切換CPU的運(yùn)行環(huán)境，將所述目的VM調(diào)入執(zhí)行后，所述芯片組會(huì)將所述MSI-X發(fā)送給所述目的VM，所述目的VM接收到所述MSI-X后，得知一個(gè)報(bào)文接收操作已完成，可以對(duì)所述報(bào)文進(jìn)行處理。此時(shí)，CPU的運(yùn)行環(huán)境不必從當(dāng)前占用CPU的VM切換至Hypervisor,再?gòu)腍ypervisor切換至目的VM,減少了一次切換,節(jié)省了 CPU和總線帶寬資源。這里需要說(shuō)明的是，本發(fā)明實(shí)施例中所述的芯片組包括英特爾芯片組的VT-D或AMD芯片組的I0MMU。所述的總線地址可以為PCIE總線域地址，所述物理地址可以為存儲(chǔ)器域地址。本發(fā)明實(shí)施例提供了一種報(bào)文接收方法與芯片組，通過(guò)芯片組來(lái)判斷當(dāng)前占用CPU的VM是否為所述MSI-X的目的VM ;若是，則將所述MSI-X發(fā)送給所述目的VM，以使得所述目的VM處理所述報(bào)文。此時(shí)，CPU的運(yùn)行環(huán)境不必將從所述目的VM切換至Hypervisor，再?gòu)腍ypervisor切換至目的VM,節(jié)省了 CPU和總線帶寬資源。若不是,則芯片組會(huì)中止當(dāng)前占用CPU的VM并保存其上下文，將所述目的VM調(diào)入執(zhí)行，然后將所述MSI-X發(fā)送給所述目的VM，以使得所述目的VM處理所述報(bào)文。此時(shí)，CPU的運(yùn)行環(huán)境不必從當(dāng)前占用CPU的 VM切換至Hypervisor,再?gòu)腍ypervisor切換至目的VM,減少了一次切換，也節(jié)省了 CPU和總線帶寬資源。本領(lǐng)域普通技術(shù)人員可以理解實(shí)現(xiàn)上述方法實(shí)施例的全部或部分步驟可以通過(guò)程序指令相關(guān)的硬件來(lái)完成，前述的程序可以存儲(chǔ)于一計(jì)算機(jī)可讀取存儲(chǔ)介質(zhì)中，該程序在執(zhí)行時(shí)，執(zhí)行包括上述方法實(shí)施例的步驟；而前述的存儲(chǔ)介質(zhì)包括R0M、RAM、磁碟或者光盤(pán)等各種可以存儲(chǔ)程序代碼的介質(zhì)。以上所述，僅為本發(fā)明的具體實(shí)施方式
，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)以所述權(quán)利要求的保護(hù)范圍為準(zhǔn)。
權(quán)利要求
1.一種報(bào)文接收方法，其特征在于，包括 芯片組將接收到的網(wǎng)卡發(fā)送的報(bào)文中攜帶的總線地址進(jìn)行地址翻譯獲得物理地址，并將所述報(bào)文發(fā)送至占用所述物理地址的目的虛擬機(jī)VM ； 所述芯片組接收所述網(wǎng)卡發(fā)送的攜帶有所述目的VM對(duì)應(yīng)的ID的擴(kuò)展消息告知中斷MSI-X ； 所述芯片組根據(jù)所述MSI-X攜帶的所述目的VM對(duì)應(yīng)的ID，判斷當(dāng)前占用CPU的VM是否為所述MSI-X的目的VM ; 若是，則所述芯片組將所述MSI-X發(fā)送給所述目的VM，以使得所述目的VM處理所述報(bào)文； 若不是，則所述芯片組中止當(dāng)前占用CPU的VM并保存其上下文，將所述目的VM調(diào)入執(zhí)行，并將所述MSI-X發(fā)送給所述目的VM ;以使得所述目的VM處理所述報(bào)文。
2.根據(jù)權(quán)利要求I所述的方法，其特征在于，所述芯片組包括直接內(nèi)存訪問(wèn)的虛擬化技術(shù)VT-D或輸入輸出內(nèi)存管理單元IOMMU。
3.根據(jù)權(quán)利要求I或2所述的方法，其特征在于，所述總線地址為外設(shè)組件互連標(biāo)準(zhǔn)擴(kuò)展PCIE總線域地址，所述物理地址為存儲(chǔ)器域地址。
4.一種芯片組，其特征在于，包括 接收器，用于接收網(wǎng)卡發(fā)送的攜帶有總線地址的報(bào)文； 處理器，用于將所述報(bào)文攜帶的總線地址進(jìn)行地址翻譯獲得物理地址； 發(fā)送器，用于將所述報(bào)文發(fā)送至占用所述物理地址的目的虛擬機(jī)VM ； 所述接收器，還用于接收所述網(wǎng)卡發(fā)送的攜帶有所述目的VM對(duì)應(yīng)的ID的擴(kuò)展消息告知中斷MSI-X ； 所述處理器，還用于根據(jù)所述MSI-X攜帶的所述目的VM對(duì)應(yīng)的ID，判斷當(dāng)前占用CPU的VM是否為所述MSI-X的目的VM ;若是，則將所述MSI-X發(fā)送給所述發(fā)送器；若不是，則中止當(dāng)前占用CPU的VM并保存其上下文，將所述目的VM調(diào)入執(zhí)行，然后將所述MSI-X發(fā)送給所述發(fā)送器； 所述發(fā)送器，還用于將所述處理器發(fā)送的所述MSI-X發(fā)送給所述目的W，以使得所述目的VM處理所述報(bào)文。
5.根據(jù)權(quán)利要求4所述的芯片組，其特征在于，所述芯片組包括VT-D或輸入輸出內(nèi)存管理單元IOMMU。
6.根據(jù)權(quán)利要求4或5所述的芯片組，其特征在于，所述總線地址為外設(shè)組件互連標(biāo)準(zhǔn)擴(kuò)展PCIE總線域地址，所述物理地址為存儲(chǔ)器域地址。
全文摘要
本發(fā)明實(shí)施例提供了一種報(bào)文接收方法與芯片組，涉及通信領(lǐng)域，可以減少在VM接收?qǐng)?bào)文過(guò)程中的CPU運(yùn)行環(huán)境切換次數(shù)，節(jié)省CPU和總線帶寬資源。所述方法包括芯片組將接收到的網(wǎng)卡發(fā)送的報(bào)文中攜帶的總線地址進(jìn)行地址翻譯獲得物理地址，并將所述報(bào)文發(fā)送至占用所述物理地址的目的VM；然后根據(jù)接收到的網(wǎng)卡發(fā)送的MSI-X中攜帶的所述目的VM對(duì)應(yīng)的ID，判斷當(dāng)前占用CPU的VM是否為MSI-X的目的VM；若是，則將MSI-X發(fā)送給目的VM，以使得目的VM處理該報(bào)文；若不是，則中止當(dāng)前占用CPU的VM并保存其上下文，將目的VM調(diào)入執(zhí)行，并將MSI-X發(fā)送給目的VM；以使得目的VM處理該報(bào)文。
文檔編號(hào)H04L12/741GK102916882SQ20121031507
公開(kāi)日2013年2月6日 申請(qǐng)日期2012年8月30日 優(yōu)先權(quán)日2012年8月30日
發(fā)明者向光蓉 申請(qǐng)人:華為技術(shù)有限公司