一種面向低密度垂直互連的三維片上網(wǎng)絡(luò)路由器的制造方法
【專利摘要】本發(fā)明涉及一種面向低密度垂直互連的三維片上網(wǎng)絡(luò)路由器，包括內(nèi)部控制邏輯、交叉開關(guān)以及五個水平方向端口和兩個垂直方向端口，所述片上網(wǎng)絡(luò)包括若干片上網(wǎng)絡(luò)節(jié)點，所述每個網(wǎng)絡(luò)節(jié)點包括一個帶有網(wǎng)絡(luò)接口的處理單元或存儲單元與一個路由器，所述每個處理單元或存儲單元通過所述網(wǎng)絡(luò)接口與對應(yīng)的路由器通信，所述路由器的垂直方向端口的輸出通道采用并入串出移位寄存器電路，輸入通道采用串入并出移位寄存器電路。有益效果為：通過在三維片上網(wǎng)絡(luò)路由器垂直方向端口的輸出通道和輸入通道分別采用并入串出移位寄存器和串入并出移位寄存器，實現(xiàn)了在三維片上網(wǎng)絡(luò)垂直連線密度降低的情況下有效、可靠地傳輸數(shù)據(jù)的目的。
【專利說明】一種面向低密度垂直互連的三維片上網(wǎng)絡(luò)路由器

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及三維片上網(wǎng)絡(luò)路由器，尤其涉及一種面向低密度垂直互連的三維片上網(wǎng)絡(luò)路由器。

【背景技術(shù)】
[0002]隨著芯片上集成密度越來越大，傳統(tǒng)的基于總線互連的設(shè)計方法不得不面臨嚴峻的通信瓶頸，片上網(wǎng)絡(luò)正是為解決這一問題而提出來的一種新的基于網(wǎng)絡(luò)互連的設(shè)計方法。另一方面，隨著工藝的進步，全局連線的長延時成為限制芯片性能的重要因素，三維集成技術(shù)應(yīng)運而生。三維集成技術(shù)和片上網(wǎng)絡(luò)的結(jié)合，為未來多核芯片的設(shè)計提供了一個方向。
[0003]三維片上網(wǎng)絡(luò)具有可擴展、集成密度高、全局連線短、芯片面積小、性能好等優(yōu)點，但是也有制造成本高、散熱不佳等缺點。
[0004]三維集成技術(shù)即是將芯片垂直堆疊，傳統(tǒng)的封裝技術(shù)有系統(tǒng)級封裝(SiP)和層疊封裝(PoP),最近研究的比較多的是娃穿孔(Through-Silicon-Via, TSV)技術(shù)。由娃穿孔技術(shù)制成的垂直連線技術(shù)通過在硅上打孔然后注入導(dǎo)電材料，將芯片垂直互連起來。發(fā)展TSV技術(shù)的主要驅(qū)動力在于TSV導(dǎo)線長度短，且電阻和電感更低，從而可以提升信號的傳輸速度，在微縮的趨勢下，這些都是最關(guān)鍵的性能因素。三維集成技術(shù)相比于二維集成需要一些額外的處理步驟，包括TSV的形成、圓片減薄和晶圓接合。和其他封裝技術(shù)相比，TSV垂直導(dǎo)線更短，傳輸速度更快，同時功耗也更低，然而TSV的制造過程更加復(fù)雜也更加昂貴，與邏輯器件相比TSV占用了相對較大的芯片面積，同時降低了芯片的成品率，這些都和TSV的數(shù)量有著緊密的聯(lián)系。
[0005]現(xiàn)有的三維片上網(wǎng)絡(luò)的路由器垂直方向端口之間的連線數(shù)量與水平方向端口之間的連線數(shù)量相同，水平方向端口和垂直方向端口采用相同的設(shè)計，但是由于垂直方向連線采用成本較高的TSV技術(shù)，這樣的設(shè)計使得芯片的面積和成本大幅增加。


【發(fā)明內(nèi)容】

[0006]本發(fā)明目的在于克服以上現(xiàn)有技術(shù)之不足，提供一種面向低密度垂直互連的三維片上網(wǎng)絡(luò)路由器，具體有以下技術(shù)方案實現(xiàn):
所述面向低密度垂直互連的三維片上網(wǎng)絡(luò)路由器，包括內(nèi)部控制邏輯、交叉開關(guān)以及五個水平方向端口和兩個垂直方向端口，五個水平方向端口，分別是東、西、南、北以及本地端口，兩個垂直方向端口，分別是上、下端口，其特征在于所述片上網(wǎng)絡(luò)包括若干片上網(wǎng)絡(luò)節(jié)點，所述每個網(wǎng)絡(luò)節(jié)點包括一個帶有網(wǎng)絡(luò)接口的處理單元或存儲單元與一個路由器，所述每個處理單元或存儲單元通過所述網(wǎng)絡(luò)接口與對應(yīng)的路由器通信，所述垂直方向的上端口、下端口分別對應(yīng)連接輸入通道與輸出通道，所述輸入通道采用串入并出移位寄存器電路，所述輸出通道采用并入串出移位寄存器電路。
[0007]所述的面向低密度垂直互連的三維片上網(wǎng)絡(luò)路由器的進一步設(shè)計在于，所述片上網(wǎng)絡(luò)由多層芯片堆疊而成，所述每一層芯片包含相同數(shù)量的網(wǎng)絡(luò)節(jié)點，同一層內(nèi)網(wǎng)絡(luò)節(jié)點相互之間通過水平連線連接，并按矩陣的網(wǎng)格拓撲方式排布，所述相鄰兩層之間對應(yīng)位置的網(wǎng)絡(luò)節(jié)點通過由硅穿孔技術(shù)制成的垂直連線連接。
[0008]所述的面向低密度垂直互連的三維片上網(wǎng)絡(luò)路由器的進一步設(shè)計在于，所述并入串出移位寄存器電路由若干并入串出移位寄存器組成，所述并入串出移位寄存器數(shù)目與垂直方向由硅穿孔技術(shù)制成的垂直連線數(shù)量相等，所述并入串出移位寄存器采用交叉間隔輸入，間隔的周期與由硅穿孔技術(shù)制成的垂直連線數(shù)量相等。
[0009]所述的面向低密度垂直互連的三維片上網(wǎng)絡(luò)路由器的進一步設(shè)計在于，路由器垂直方向端口的輸出端口連接有FIFO存儲器。
[0010]所述的面向低密度垂直互連的三維片上網(wǎng)絡(luò)路由器的進一步設(shè)計在于，串入并出移位寄存器電路由若干串入并出移位寄存器組成，所述串入并出移位寄存器數(shù)目與由硅穿孔技術(shù)制成的垂直連線數(shù)量相等。
[0011]本發(fā)明的優(yōu)點如下：
在本發(fā)明中，垂直方向端口的輸出通道采用并入串出移位寄存器電路，使得從水平方向端口傳輸來的數(shù)據(jù)并行輸入、串行輸出，實現(xiàn)了從水平方向端口到垂直方向端口的數(shù)據(jù)位寬的轉(zhuǎn)換。對于多位數(shù)據(jù)的傳輸，采用一組并入串出移位寄存器，移位寄存器數(shù)目與由硅穿孔技術(shù)制成的垂直連線數(shù)量相等。對于并入串出移位寄存器采用交叉間隔輸入，間隔的周期與由硅穿孔技術(shù)制成的垂直連線數(shù)量相等。本發(fā)明通過在三維片上網(wǎng)絡(luò)路由器垂直方向端口的輸出通道和輸入通道分別采用并入串出移位寄存器和串入并出移位寄存器，實現(xiàn)了在三維片上網(wǎng)絡(luò)垂直連線密度降低的情況下有效、可靠地傳輸數(shù)據(jù)的目的，且提升了芯片的成品率、減小了芯片的面積以及減少了芯片和三維接合的成本，具有良好的應(yīng)用前景。

【專利附圖】

【附圖說明】
[0012]圖I是本發(fā)明采用的三維網(wǎng)格片上網(wǎng)絡(luò)示意圖。
[0013]圖2是圖I所示的三維網(wǎng)格片上網(wǎng)絡(luò)示意圖的側(cè)視圖。
[0014]圖3是所述并入串出移位寄存器的示意圖。
[0015]圖4 Ca)是所述并入串出移位寄存器的輸入。
[0016]圖4 (b)是并入串出移位寄存器的模塊示意圖。
[0017]圖5 (a)是所述串入并出移位寄存器內(nèi)部結(jié)構(gòu)圖。
[0018]圖5 (b)是串入并出移位寄存器的I旲塊不意圖。
[0019]圖6是所述垂直方向端口的示意圖。

【具體實施方式】
[0020]下面結(jié)合附圖對本發(fā)明方案進行詳細說明。
[0021]實施例I
本實施例提供的面向低密度垂直互連的三維片上網(wǎng)絡(luò)路由器，包括內(nèi)部控制邏輯、交叉開關(guān)以及五個水平方向端口和兩個垂直方向端口，參見圖I。上述五個水平方向端口，分別是東、西、南、北以及本地端口 ；兩個垂直方向端口，分別是上、下端口。
[0022]本實施例提供的片上網(wǎng)絡(luò)包括若干片上網(wǎng)絡(luò)節(jié)點，每個網(wǎng)絡(luò)節(jié)點包括一個帶有網(wǎng)絡(luò)接口的處理單元與一個路由器，每個處理單元通過網(wǎng)絡(luò)接口與對應(yīng)的路由器通信，路由器的垂直方向端口的輸出通道采用并入串出移位寄存器電路，輸入通道采用串入并出移位寄存器電路。片上網(wǎng)絡(luò)節(jié)點一共為32個，由上下兩層堆疊而成，所述每一層包括16個網(wǎng)絡(luò)節(jié)點，同一層內(nèi)網(wǎng)絡(luò)節(jié)點相互之間通過水平連線連接，并按4*4矩陣的網(wǎng)格拓撲方式排布，所述兩層之間對應(yīng)位置的網(wǎng)絡(luò)節(jié)點通過由硅穿孔技術(shù)制成的垂直連線連接。三維片上網(wǎng)絡(luò)的側(cè)視圖如圖2所示，在這一實例中，水平方向路由節(jié)點之間的水平連線(Wire)數(shù)量為128，垂直方向路由節(jié)點之間的由硅穿孔技術(shù)制成的垂直連線(TSV)數(shù)量為64，因此數(shù)據(jù)在垂直方向端口傳輸?shù)臅r候需要分成兩部分串行傳輸。
[0023]為了解決這一問題，本實施例對路由器垂直方向的端口進行了重新設(shè)計。圖3是路由器垂直方向端口的輸出通道的設(shè)計，基本單元是二輸入的并入串出(Parallel InSerial Out, PIS0)移位寄存器?；竟δ苁菍蓚€并行輸入的數(shù)據(jù)串行輸出。
[0024]路由器垂直方向端口的輸出通道采用64個相同的并入串出移位寄存器。并入串出移位寄存器的兩個輸入之間間隔64位，比如:第O位和第64位輸入第一個并入串出移位寄存器，第I位和第65位輸入第二個并入串出移位寄存器，以此類推，第63位和第127位輸入第64個寄存器，如圖4(a)所示。這樣的設(shè)計實現(xiàn)了 128位數(shù)據(jù)并行輸入，高64位和低64位順序串行輸出，有效實現(xiàn)了水平方向端口到垂直方向端口數(shù)據(jù)位寬的轉(zhuǎn)換。圖4(b)是并入串出移位寄存器的模塊化簡圖。
[0025]圖5(a)是路由器垂直方向端口的輸入通道的設(shè)計，基本單元是二輸入串入并出(Serial In Parallel Out, SIP0)移位寄存器?；竟δ苁菍蓚€串行輸入的數(shù)據(jù)并行輸出。路由器垂直方向端口的輸入通道采用64個相同的串入并出移位寄存器，以實現(xiàn)兩個64位數(shù)據(jù)串行輸入，128位數(shù)據(jù)并行輸出的功能，以及從垂直方向端口到水平方向端口的數(shù)據(jù)位寬的轉(zhuǎn)換。串入并出移位寄存器的模塊化簡圖，參見圖5(b)。
[0026]如圖6是路由器垂直方向端口總體設(shè)計的示意簡圖。128位數(shù)據(jù)通過輸出通道并行輸入，然后分割成兩個64位數(shù)據(jù)通過TSV串行傳輸，數(shù)據(jù)需要4個周期后才能在接受通道同時并行輸出。本實施例采用流水線可以實現(xiàn)每2個周期輸出一個128位的飛片(flit)，所以輸入數(shù)據(jù)需要暫時的寄存，因此在路由垂直方向端口的輸出端增加了一個深度為4、寬度為128位的FIFO存儲器。
[0027]本發(fā)明通過在三維片上網(wǎng)絡(luò)路由器垂直方向端口的輸出通道和輸入通道分別采用并入串出移位寄存器和串入并出移位寄存器，實現(xiàn)了在三維片上網(wǎng)絡(luò)垂直連線密度降低的情況下有效、可靠地傳輸數(shù)據(jù)的目的，且提升了芯片的成品率、減小了芯片的面積以及減少了芯片和三維接合的成本，具有良好的應(yīng)用前景。
[0028]實施例2
本實施例提供的面向低密度垂直互連的三維片上網(wǎng)絡(luò)路由器，包括內(nèi)部控制邏輯、交叉開關(guān)以及五個水平方向端口和兩個垂直方向端口，參見圖1。上述五個水平方向端口，分別是東、西、南、北以及本地端口 ；兩個垂直方向端口，分別是上、下端口。
[0029]本實施例提供的片上網(wǎng)絡(luò)包括若干片上網(wǎng)絡(luò)節(jié)點，每個網(wǎng)絡(luò)節(jié)點包括一個帶有網(wǎng)絡(luò)接口的存儲單元與一個路由器，每個存儲單元通過網(wǎng)絡(luò)接口與對應(yīng)的路由器通信，路由器的垂直方向端口的輸出通道采用并入串出移位寄存器電路，輸入通道采用串入并出移位寄存器電路。片上網(wǎng)絡(luò)節(jié)點一共為32個，由上下兩層堆疊而成，所述每一層包括16個網(wǎng)絡(luò)節(jié)點，同一層內(nèi)網(wǎng)絡(luò)節(jié)點相互之間通過水平連線連接，并按4*4矩陣的網(wǎng)格拓撲方式排布，所述兩層之間對應(yīng)位置的網(wǎng)絡(luò)節(jié)點通過由硅穿孔技術(shù)制成的垂直連線連接。三維片上網(wǎng)絡(luò)的側(cè)視圖如圖2所示，在這一實例中，水平方向路由節(jié)點之間的水平連線(Wire)數(shù)量為128，垂直方向路由節(jié)點之間的由硅穿孔技術(shù)制成的垂直連線(TSV)數(shù)量為64，因此數(shù)據(jù)在垂直方向端口傳輸?shù)臅r候需要分成兩部分串行傳輸。本實施的其余技術(shù)方案如實施例1所述在此不再贅述。
【權(quán)利要求】
1.一種面向低密度垂直互連的三維片上網(wǎng)絡(luò)路由器，包括內(nèi)部控制邏輯、交叉開關(guān)以及五個水平方向端口和兩個垂直方向端口，五個水平方向端口，分別是東、西、南、北以及本地端口，兩個垂直方向端口，分別是上、下端口，其特征在于所述片上網(wǎng)絡(luò)包括若干片上網(wǎng)絡(luò)節(jié)點，所述每個網(wǎng)絡(luò)節(jié)點包括一個帶有網(wǎng)絡(luò)接口的處理單元或存儲單元與一個路由器，所述每個處理單元或存儲單元通過所述網(wǎng)絡(luò)接口與對應(yīng)的路由器通信，所述垂直方向的上端口、下端口分別對應(yīng)連接輸入通道與輸出通道，所述輸入通道采用串入并出移位寄存器電路，所述輸出通道采用并入串出移位寄存器電路。
2.根據(jù)權(quán)利要求1所述的面向低密度垂直互連的三維片上網(wǎng)絡(luò)路由器，其特征在于所述片上網(wǎng)絡(luò)由多層芯片堆疊而成，所述每一層芯片包含相同數(shù)量的網(wǎng)絡(luò)節(jié)點，同一層內(nèi)網(wǎng)絡(luò)節(jié)點相互之間通過水平連線連接，并按矩陣的網(wǎng)格拓撲方式排布，所述相鄰兩層之間對應(yīng)位置的網(wǎng)絡(luò)節(jié)點通過由硅穿孔技術(shù)制成的垂直連線連接。
3.根據(jù)權(quán)利要求2所述的面向低密度垂直互連的三維片上網(wǎng)絡(luò)路由器，其特征在于所述并入串出移位寄存器電路由若干并入串出移位寄存器組成，所述并入串出移位寄存器數(shù)目與垂直方向由硅穿孔技術(shù)制成的垂直連線數(shù)量相等，所述并入串出移位寄存器采用交叉間隔輸入，間隔的周期與由硅穿孔技術(shù)制成的垂直連線數(shù)量相等。
4.根據(jù)權(quán)利要求3所述的面向低密度垂直互連的三維片上網(wǎng)絡(luò)路由器，其特征在于所述路由器垂直方向端口的輸出通道連接有FIFO存儲器。
5.根據(jù)權(quán)利要求2所述的面向低密度垂直互連的三維片上網(wǎng)絡(luò)路由器，其特征在于串入并出移位寄存器電路由若干串入并出移位寄存器組成，所述串入并出移位寄存器數(shù)目與由硅穿孔技術(shù)制成的垂直連線數(shù)量相等。
【文檔編號】H04L12/771GK104243330SQ201410527927
【公開日】2014年12月24日 申請日期:2014年10月10日 優(yōu)先權(quán)日:2014年10月10日
【發(fā)明者】李麗, 傅玉祥, 張宇昂, 潘紅兵, 何書專, 李偉, 韓峰 申請人:南京大學(xué)