列車通信網(wǎng)絡(luò)監(jiān)測分析系統(tǒng)的制作方法
【專利摘要】本發(fā)明涉及一種列車通信網(wǎng)絡(luò)監(jiān)測分析系統(tǒng)，通過對列車網(wǎng)絡(luò)信號的分析和監(jiān)測保證列車安全運行。所述一種列車通信網(wǎng)絡(luò)監(jiān)測分析系統(tǒng)包括信號處理模塊、FPGA模塊和列車控制系統(tǒng)，采集到的列車網(wǎng)絡(luò)信號依次經(jīng)過上述三個模塊將處理后的信號數(shù)據(jù)顯示在計算機顯示屏上供用戶分析使用。
【專利說明】列車通信網(wǎng)絡(luò)監(jiān)測分析系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種網(wǎng)絡(luò)監(jiān)測分析系統(tǒng)，尤其涉及一種列車通信網(wǎng)絡(luò)監(jiān)測分析系統(tǒng)。
【背景技術(shù)】
[0002]隨著科技的快速革新，現(xiàn)代列車控制系統(tǒng)已從集中型的直接數(shù)字控制系統(tǒng)發(fā)展成為基于網(wǎng)絡(luò)的分布式車載微機控制系統(tǒng)。因此，列車通信網(wǎng)絡(luò)故障檢測技術(shù)成為現(xiàn)代列車控制系統(tǒng)的核心技術(shù)之一。目前，我國列車通信網(wǎng)絡(luò)檢修手段還處于落后水平。之前的列車網(wǎng)絡(luò)系統(tǒng)主要由國外廠商提供，相應(yīng)也由他們檢修和維護(hù)。近年來隨著國產(chǎn)網(wǎng)絡(luò)系統(tǒng)逐步地被使用，但是配套的檢修和維護(hù)設(shè)備還沒有成熟的解決方案，尤其針對網(wǎng)絡(luò)系統(tǒng)裝車后長期使用而出現(xiàn)偶發(fā)問題的解決辦法更是寥寥無幾，為了避免未來列車行駛過程中遇到網(wǎng)絡(luò)故障而引發(fā)的一系列問題，一套完整的列車通信網(wǎng)絡(luò)故障檢測和分析系統(tǒng)顯得尤為重要。
【發(fā)明內(nèi)容】
[0003]針對上述問題中存在的不足之處，本發(fā)明提供一種列車通信網(wǎng)絡(luò)監(jiān)測分析方法，所述列車通信網(wǎng)絡(luò)監(jiān)測分析方法包括以下步驟:
[0004]步驟1，對采集到列車網(wǎng)絡(luò)信號進(jìn)行處理，將列車網(wǎng)絡(luò)的差分信號轉(zhuǎn)換為單端信號;
[0005]步驟2，將步驟1中處理得到的數(shù)字信號傳入FPGA模塊中，對所述數(shù)字信號進(jìn)行幅值反饋判斷、通道選擇、電平轉(zhuǎn)換、核心解碼、過濾設(shè)置、數(shù)據(jù)存儲以及控制數(shù)據(jù)處理；
[0006]步驟3、計算機控制系統(tǒng)的終端為顯示器，通過外圍接口 JTAGUART、UART或USB與其它設(shè)備互連進(jìn)行信息交互；通過板載LED觀測FPGA模塊內(nèi)部信號。
[0007]在步驟1中，
[0008]將列車網(wǎng)絡(luò)信號送入AD8066芯片，將差分信號轉(zhuǎn)換成為單端信號，并進(jìn)行一級放大和濾波處理；
[0009]將一級處理后的信號送入AD603芯片進(jìn)行二級幅值調(diào)整處理，放大或衰減倍數(shù)根據(jù)實際情況而定由FPGA內(nèi)部模塊控制；
[0010]將二級處理后的信號送入ADS830E芯片進(jìn)行數(shù)模轉(zhuǎn)換，轉(zhuǎn)換結(jié)果傳入FPGA模塊。
[0011]在步驟2中，
[0012]對數(shù)字信號進(jìn)行幅值判斷，若滿足要求則進(jìn)行下一步處理，否則FPGA模塊發(fā)送信號給TLV5618芯片修改AD603芯片的放大或衰減倍數(shù)從而對信號幅值進(jìn)行調(diào)整，使數(shù)字信號滿足幅值判別要求；
[0013]FPGA模塊根據(jù)計算機端指令選取數(shù)據(jù)通道，選擇儀器通道的A線或B線，同時在不使用實時列車通信網(wǎng)絡(luò)信號的情況下，用戶選取儀器內(nèi)部自帶的虛擬數(shù)據(jù)，模擬網(wǎng)絡(luò)中的狀況；
[0014]在電平轉(zhuǎn)換模塊內(nèi)按照閾值判別法將所選取通道內(nèi)的數(shù)字信號轉(zhuǎn)換成為對應(yīng)的聞低電平/[目號；
[0015]核心解碼模塊對高低電平信號進(jìn)行分析判斷，解析出其中的幀數(shù)據(jù)；
[0016]信息過濾模塊提取出所述幀數(shù)據(jù)中用戶所需要的相關(guān)信息，過濾處理中包括捕獲信息、觸發(fā)信息、是否采集波形、幀頭/幀尾/CRC異常的處理/容忍配置、幀異常報告配置均由用戶在計算機端配置；
[0017]將過濾后的信息利用FIFO數(shù)據(jù)緩存器進(jìn)行數(shù)據(jù)緩存，將FIFO數(shù)據(jù)緩存器傳出的數(shù)據(jù)傳入N1s II軟核處理器中，并將所述信息保存在SDRAM或SRAM內(nèi)，通過以太網(wǎng)電路傳輸給計算機終端；
[0018]將N1s II軟核處理器的信號傳入控制信號處理模塊，實時控制FPGA內(nèi)部模塊的信號處理過程。
[0019]一種列車通信網(wǎng)絡(luò)監(jiān)測分析系統(tǒng)，所述列車通信網(wǎng)絡(luò)監(jiān)測分析系統(tǒng)包括:
[0020]信號處理模塊用于對采集到列車網(wǎng)絡(luò)信號進(jìn)行處理，將列車網(wǎng)絡(luò)的差分信號轉(zhuǎn)換為單端信號，并進(jìn)行放大濾波處理，其中
[0021]將列車網(wǎng)絡(luò)信號送入AD8066芯片，將差分信號轉(zhuǎn)換成為單端信號，并進(jìn)行一級放大和濾波處理；
[0022]將一級處理后的信號送入AD603芯片進(jìn)行二級幅值調(diào)整處理，放大或衰減倍數(shù)根據(jù)實際情況而定由FPGA節(jié)點控制；
[0023]將二級處理后的信號送入ADS830E芯片進(jìn)行數(shù)模轉(zhuǎn)換，轉(zhuǎn)換結(jié)果傳入FPGA內(nèi)部模塊；
[0024]FPGA模塊用于將信號處理模塊中處理得到的數(shù)字信號進(jìn)行幅值反饋判斷、通道選擇、電平轉(zhuǎn)換、核心解碼、過濾設(shè)置、數(shù)據(jù)存儲以及控制數(shù)據(jù)處理，其中
[0025]對數(shù)字信號進(jìn)行幅值判斷，若滿足要求則進(jìn)行下一步處理，否則FPGA模塊發(fā)送信號給TLV5618芯片修改AD603芯片的放大或衰減倍數(shù)從而對信號幅值進(jìn)行調(diào)整，使數(shù)字信號滿足幅值判別要求；
[0026]FPGA模塊根據(jù)計算機端指令選取數(shù)據(jù)通道，選擇儀器通道的A線或B線，同時在不使用實時列車通信網(wǎng)絡(luò)信號的情況下，用戶選取儀器內(nèi)部自帶的虛擬數(shù)據(jù)，模擬網(wǎng)絡(luò)中的狀況；
[0027]在電平轉(zhuǎn)換模塊內(nèi)按照閾值判別法將所選取通道內(nèi)的數(shù)字信號轉(zhuǎn)換成為對應(yīng)的聞低電平/[目號；
[0028]核心解碼模塊對高低電平信號進(jìn)行分析判斷，解析出其中的幀數(shù)據(jù)；
[0029]信息過濾模塊提取出所述幀數(shù)據(jù)中用戶所需要的相關(guān)信息，過濾處理中包括捕獲信息、觸發(fā)信息、是否采集波形、幀頭/幀尾/CRC異常的處理/容忍配置、幀異常報告配置均由用戶在計算機端配置；
[0030]將過濾后的信息利用FIFO數(shù)據(jù)緩存器進(jìn)行數(shù)據(jù)緩存，將FIFO數(shù)據(jù)緩存器傳出的數(shù)據(jù)傳入N1s II軟核處理器中，并將所述信息保存在SDRAM或SRAM內(nèi)，通過以太網(wǎng)電路傳輸給計算機終端；
[0031]將N1s II軟核處理器的信號傳入控制信號處理模塊，實時控制FPGA內(nèi)部模塊的信號處理過程；計算機控制系統(tǒng)的終端為顯示器，通過外圍接口 JTAG UART、UART或USB與其它設(shè)備互連進(jìn)行信息交互；通過板載LED觀測FPGA模塊內(nèi)部信號。
[0032]本發(fā)明的有益效果為:
[0033]1、本發(fā)明通過將采集到的列車網(wǎng)絡(luò)信號進(jìn)行處理分析，根據(jù)得到的數(shù)據(jù)對列車通信網(wǎng)絡(luò)進(jìn)行檢測和分析，提高了檢測和分析的效率。
[0034]2、將過濾后的信息利用FIFO數(shù)據(jù)緩存器通過以太網(wǎng)電路傳輸給計算機終端，并將所述信息保存在SDRAM或SRAM內(nèi)，便于工作人員對數(shù)據(jù)的查詢處理，有利于對故障的分析。
[0035]3、能夠?qū)崟r地對列車信號進(jìn)行跟蹤檢測分析，保證了列車行駛的安全。
【專利附圖】
【附圖說明】
[0036]圖1為本發(fā)明一種列車通信網(wǎng)絡(luò)監(jiān)測分析方法的流程圖；
[0037]圖2為本發(fā)明一種列車通信網(wǎng)絡(luò)監(jiān)測分析系統(tǒng)的結(jié)構(gòu)框圖。
【具體實施方式】
[0038]為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，下面結(jié)合附圖和實施例對本發(fā)明作進(jìn)一步詳細(xì)說明。但所舉實例不作為對本發(fā)明的限定。
[0039]圖1為本發(fā)明一種列車通信網(wǎng)絡(luò)監(jiān)測分析方法的流程圖，參照圖1所示，所述一種列車通信網(wǎng)絡(luò)監(jiān)測分析方法包括以下步驟:
[0040]步驟1，對采集到列車網(wǎng)絡(luò)信號進(jìn)行處理，將列車網(wǎng)絡(luò)的差分信號轉(zhuǎn)換為單端信號;
[0041]步驟2，將步驟1中處理得到的數(shù)字信號進(jìn)行幅值反饋判斷、通道選擇、電平轉(zhuǎn)換、核心解碼、過濾設(shè)置、數(shù)據(jù)存儲以及控制數(shù)據(jù)處理；
[0042]步驟3、計算機控制系統(tǒng)的終端為顯示器，通過外圍接口 JTAGUART、UART或USB與其它設(shè)備互連進(jìn)行信息交互；通過板載LED觀測FPGA模塊內(nèi)部信號。
[0043]在步驟1中，
[0044]1.1、將列車網(wǎng)絡(luò)信號送入AD8066芯片，將差分信號轉(zhuǎn)換成為單端信號，并進(jìn)行一級放大和濾波處理；
[0045]1.2、將一級處理后的信號送入AD603芯片進(jìn)行二級幅值調(diào)整處理，放大或衰減倍數(shù)根據(jù)實際情況而定由FPGA內(nèi)部模塊控制；
[0046]1.3、將二級處理后的信號送入ADS830E芯片進(jìn)行數(shù)模轉(zhuǎn)換，轉(zhuǎn)換結(jié)果傳入FPGA模塊。
[0047]在步驟2中，
[0048]2.1、對數(shù)字信號進(jìn)行幅值判斷，若滿足要求則進(jìn)行下一步處理，否則FPGA模塊發(fā)送信號給TLV5618芯片修改AD603芯片的放大或衰減倍數(shù)從而對信號幅值進(jìn)行調(diào)整，使數(shù)字信號滿足幅值判別要求；
[0049]2.2、FPGA模塊根據(jù)計算機端指令選取數(shù)據(jù)通道，選擇儀器通道的A線或B線，同時在不使用實時列車通信網(wǎng)絡(luò)信號的情況下，用戶選取儀器內(nèi)部自帶的虛擬數(shù)據(jù)，模擬網(wǎng)絡(luò)中的狀況；
[0050]2.3、在電平轉(zhuǎn)換模塊內(nèi)按照閾值判別法將所選取通道內(nèi)的數(shù)字信號轉(zhuǎn)換成為對應(yīng)的高低電平信號；
[0051]2.4、核心解碼模塊對高低電平信號進(jìn)行分析判斷，解析出其中的幀數(shù)據(jù)；
[0052]2.5、信息過濾模塊提取出所述幀數(shù)據(jù)中用戶所需要的相關(guān)信息，過濾處理中包括捕獲信息、觸發(fā)信息、是否采集波形、幀頭/幀尾/CRC異常的處理/容忍配置、幀異常報告配置均由用戶在計算機端配置；
[0053]2.6、將過濾后的信息利用FIFO數(shù)據(jù)緩存器進(jìn)行數(shù)據(jù)緩存，將FIFO數(shù)據(jù)緩存器傳出的數(shù)據(jù)傳入N1s II軟核處理器中，并將所述信息保存在SDRAM或SRAM內(nèi)，通過以太網(wǎng)電路傳輸給計算機終端；
[0054]2.7、將N1s II軟核處理器的信號傳入控制信號處理模塊，實時控制FPGA內(nèi)部模塊的信號處理過程。
[0055]圖2為本發(fā)明一種列車通信網(wǎng)絡(luò)監(jiān)測分析系統(tǒng)的結(jié)構(gòu)框圖，參照圖2所示，所述列車通信網(wǎng)絡(luò)監(jiān)測分析系統(tǒng)包括:
[0056]信號處理模塊用于對采集到列車網(wǎng)絡(luò)信號進(jìn)行處理，將列車網(wǎng)絡(luò)的差分信號轉(zhuǎn)換為單端信號，并進(jìn)行放大濾波處理，其中
[0057]將列車網(wǎng)絡(luò)信號送入AD8066芯片，將差分信號轉(zhuǎn)換成為單端信號，并進(jìn)行一級放大和濾波處理；
[0058]將一級處理后的信號送入AD603芯片進(jìn)行二級幅值調(diào)整處理，放大或衰減倍數(shù)根據(jù)實際情況而定由FPGA節(jié)點控制；
[0059]將二級處理后的信號送入ADS830E芯片進(jìn)行數(shù)模轉(zhuǎn)換，轉(zhuǎn)換結(jié)果傳入FPGA模塊；
[0060]FPGA模塊用于將信號處理模塊中處理得到的數(shù)字信號進(jìn)行幅值反饋判斷、通道選擇、電平轉(zhuǎn)換、核心解碼、過濾設(shè)置、數(shù)據(jù)存儲以及控制數(shù)據(jù)處理，其中
[0061]對數(shù)字信號進(jìn)行幅值判斷，若滿足要求則進(jìn)行下一步處理，否則FPGA模塊發(fā)送信號給TLV5618芯片修改AD603芯片的放大或衰減倍數(shù)從而對信號幅值進(jìn)行調(diào)整，使數(shù)字信號滿足幅值判別要求；
[0062]FPGA模塊根據(jù)計算機端指令選取數(shù)據(jù)通道，選擇TCN通道的A線或B線。同時在不使用實時列車通信網(wǎng)絡(luò)信號的情況下，用戶選取儀器內(nèi)部自帶的虛擬數(shù)據(jù)，模擬網(wǎng)絡(luò)中的狀況；
[0063]在電平轉(zhuǎn)換模塊內(nèi)按照閾值判別法將所選取通道內(nèi)的數(shù)字信號轉(zhuǎn)換成為對應(yīng)的聞低電平/[目號；
[0064]核心解碼模塊對高低電平信號進(jìn)行分析判斷，解析出其中的幀數(shù)據(jù)；
[0065]信息過濾模塊提取出所述幀數(shù)據(jù)中用戶所需要的相關(guān)信息，過濾處理中包括捕獲信息、觸發(fā)信息、是否采集波形、幀頭/幀尾/CRC異常的處理/容忍配置、幀異常報告配置均由用戶在計算機端配置；
[0066]將過濾后的信息利用FIFO數(shù)據(jù)緩存器進(jìn)行數(shù)據(jù)緩存，將FIFO數(shù)據(jù)緩存器傳出的數(shù)據(jù)傳入N1s II軟核處理器中，并將所述信息保存在SDRAM或SRAM內(nèi)，通過以太網(wǎng)電路傳輸給計算機終端；
[0067]將N1s II軟核處理器的信號傳入控制信號處理模塊，實時控制FPGA內(nèi)部模塊信號處理過程；計算機控制系統(tǒng)的終端為顯示器，通過外圍接口 JTAG UART、UART或USB與其它設(shè)備互連進(jìn)行信息交互；通過板載LED觀測FPGA模塊內(nèi)部信號。
[0068]以上所述僅為本發(fā)明的優(yōu)選實施例而已，并不用于限制本發(fā)明，對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種列車通信網(wǎng)絡(luò)監(jiān)測分析方法，其特征在于，所述列車通信網(wǎng)絡(luò)監(jiān)測分析方法的方法包括以下步驟: 步驟1，對采集到列車網(wǎng)絡(luò)信號進(jìn)行處理，將列車網(wǎng)絡(luò)的差分信號轉(zhuǎn)換為單端信號； 步驟2，將步驟I中處理得到的數(shù)字信號傳入FPGA模塊中，對所述數(shù)字信號進(jìn)行幅值反饋判斷、通道選擇、電平轉(zhuǎn)換、核心解碼、過濾設(shè)置、數(shù)據(jù)存儲以及控制數(shù)據(jù)處理； 步驟3、計算機控制系統(tǒng)的終端為顯示器，通過外圍接口 JTAG UART, UART或USB與其它設(shè)備互連進(jìn)行信息交互；通過板載LED觀測FPGA模塊內(nèi)部信號。
2.根據(jù)權(quán)利要求1所述的一種列車通信網(wǎng)絡(luò)故障檢測和分析方法，其特征在于，在步驟I中 1.1、將列車網(wǎng)絡(luò)信號送入AD8066芯片，將差分信號轉(zhuǎn)換成為單端信號，并進(jìn)行一級放大和濾波處理； 1.2、將一級處理后的信號送入AD603芯片進(jìn)行二級幅值調(diào)整處理，放大或衰減倍數(shù)根據(jù)實際情況而定由FPGA內(nèi)部模塊控制； 1.3、將二級處理后的信號送入ADS830E芯片進(jìn)行數(shù)模轉(zhuǎn)換，轉(zhuǎn)換結(jié)果傳入FPGA模塊。
3.根據(jù)權(quán)利要求1所述的一種列車通信網(wǎng)絡(luò)故障檢測和分析方法，其特征在于，在步驟2中 2.1、對數(shù)字信號進(jìn)行幅值判斷，若滿足要求則進(jìn)行下一步處理，否則FPGA模塊發(fā)送信號給TLV5618芯片修改AD603芯片的放大或衰減倍數(shù)從而對信號幅值進(jìn)行調(diào)整，使數(shù)字信號滿足幅值判別要求； 2.2、FPGA模塊根據(jù)計算機端指令選取數(shù)據(jù)通道，選擇儀器通道的A線或B線，同時在不使用實時列車通信網(wǎng)絡(luò)信號的情況下，用戶選取儀器內(nèi)部自帶的虛擬數(shù)據(jù)，模擬網(wǎng)絡(luò)中的狀況； 2.3、在電平轉(zhuǎn)換模塊內(nèi)按照閾值判別法將所選取通道內(nèi)的數(shù)字信號轉(zhuǎn)換成為對應(yīng)的聞低電平/[目號； 2.4、核心解碼模塊對高低電平信號進(jìn)行分析判斷，解析出其中的幀數(shù)據(jù)； 2.5、信息過濾模塊提取出所述幀數(shù)據(jù)中用戶所需要的相關(guān)信息，過濾處理中包括捕獲信息、觸發(fā)信息、是否采集波形、幀頭/幀尾/CRC異常的處理/容忍配置、幀異常報告配置均由用戶在計算機端配置； 2.6、將過濾后的信息利用FIFO數(shù)據(jù)緩存器進(jìn)行數(shù)據(jù)緩存，將FIFO數(shù)據(jù)緩存器傳出的數(shù)據(jù)傳入N1s II軟核處理器中，并將所述信息保存在SDRAM或SRAM內(nèi)，通過以太網(wǎng)電路傳輸給計算機終端； 2.7、將N1s II軟核處理器的信號傳入控制信號處理模塊，實時控制FPGA內(nèi)部模塊的信號處理過程。
4.一種列車通信網(wǎng)絡(luò)監(jiān)測分析系統(tǒng)，其特征在于，所述列車通信網(wǎng)絡(luò)監(jiān)測分析系統(tǒng)包括: 信號處理模塊用于對采集到列車網(wǎng)絡(luò)信號進(jìn)行處理，將列車網(wǎng)絡(luò)的差分信號轉(zhuǎn)換為單端信號，其中 將列車網(wǎng)絡(luò)信號送入AD8066芯片，將差分信號轉(zhuǎn)換成為單端信號，并進(jìn)行一級放大和濾波處理； 將一級處理后的信號送入AD603芯片進(jìn)行二級幅值調(diào)整處理，放大或衰減倍數(shù)根據(jù)實際情況而定由FPGA節(jié)點控制； 將二級處理后的信號送入ADS830E芯片進(jìn)行數(shù)模轉(zhuǎn)換，轉(zhuǎn)換結(jié)果傳入FPGA模塊； FPGA模塊用于將信號處理模塊中處理得到的數(shù)字信號傳入FPGA模塊中，對所述數(shù)字信號進(jìn)行幅值反饋判斷、通道選擇、電平轉(zhuǎn)換、核心解碼、過濾設(shè)置、數(shù)據(jù)存儲以及控制數(shù)據(jù)處理,其中， 對數(shù)字信號進(jìn)行幅值判斷，若滿足要求則進(jìn)行下一步處理，否則FPGA模塊發(fā)送信號給TLV5618芯片修改AD603芯片的放大或衰減倍數(shù)從而對信號幅值進(jìn)行調(diào)整，使數(shù)字信號滿足幅值判別要求； FPGA模塊根據(jù)計算機端指令選取數(shù)據(jù)通道，選擇TCN通道的A線或B線，同時在不使用實時列車通信網(wǎng)絡(luò)信號的情況下，用戶選取儀器內(nèi)部自帶的虛擬數(shù)據(jù)，模擬網(wǎng)絡(luò)中的狀況； 在電平轉(zhuǎn)換模塊內(nèi)按照閾值判別法將所選取通道內(nèi)的數(shù)字信號轉(zhuǎn)換成為對應(yīng)的高低電平信號； 核心解碼模塊對高低電平信號進(jìn)行分析判斷，解析出其中的幀數(shù)據(jù)； 信息過濾模塊提取出所述幀數(shù)據(jù)中用戶所需要的相關(guān)信息，過濾處理中包括捕獲信息、觸發(fā)信息、是否采集波形、幀頭/幀尾/CRC異常的處理/容忍配置、幀異常報告配置均由用戶在計算機端配置； 將過濾后的信息利用FIFO數(shù)據(jù)緩存器進(jìn)行數(shù)據(jù)緩存，將FIFO數(shù)據(jù)緩存器傳出的數(shù)據(jù)傳入N1s II軟核處理器中，并將所述信息保存在SDRAM或SRAM內(nèi)，通過以太網(wǎng)電路傳輸給計算機終端； 將N1s II軟核處理器的信號傳入控制信號處理模塊，實時控制FPGA模塊內(nèi)信號處理過程； 計算機控制系統(tǒng)的終端為顯示器，通過外圍接口 JTAG UART、UART或USB與其它設(shè)備互連進(jìn)行信息交互；通過板載LED觀測FPGA模塊內(nèi)部信號。
【文檔編號】H04L12/26GK104243244SQ201410543355
【公開日】2014年12月24日 申請日期:2014年10月15日 優(yōu)先權(quán)日:2014年10月15日
【發(fā)明者】蘭昱, 范德文, 祁偉 申請人:武漢康曼測控系統(tǒng)有限公司