一種寬帶波束成形算法、網(wǎng)元以及系統(tǒng)的制作方法
【專利摘要】本發(fā)明實施例提供了一種寬帶波束成形算法、網(wǎng)元以及系統(tǒng)，所述寬帶波束成形算法包括：分別將各路輸入信號分成多個數(shù)據(jù)塊，對各路所述輸入信號的各所述數(shù)據(jù)塊的末尾分別進行補零，通過第一DFT處理器對補零后的各數(shù)據(jù)塊進行DFT計算；通過乘法器將所述第一DFT處理器輸出的各序列分別進行加權(quán)計算；通過加法器將各所述乘法器輸出的序列進行求和計算；通過第二DFT處理器對所述加法器輸出的序列進行IDFT計算；將所述第二DFT處理器輸出的序列通過重疊相加法進行重疊相加求和?？梢?，本實施例使得在資源使用上達到了與頻域?qū)崿F(xiàn)方式相當(dāng)?shù)男剩也淮嬖陬l域?qū)崿F(xiàn)算法中塊與塊之間相位不連續(xù)的問題。
【專利說明】一種寬帶波束成形算法、網(wǎng)元以及系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及無線通信技術(shù)，尤其涉及的是一種寬帶波束成形算法、網(wǎng)元以及系統(tǒng)。
【背景技術(shù)】
[0002]無線通信系統(tǒng)有數(shù)字波束成形的需求，以提升頻譜效率，提升系統(tǒng)容量。近年隨著LTE系統(tǒng)的發(fā)展，向多天線/陣列天線技術(shù)演進，支持?jǐn)?shù)字波束成形的系統(tǒng)逐漸成為大容量基站的熱點。特定的陣列天線，各路采樣信號的相位關(guān)系不僅與空間入射方向有關(guān)系，而且與輸入信號頻率有關(guān)，因此同一組加權(quán)值對應(yīng)的波束圖形狀會隨輸入信號頻率的改變而發(fā)生變化。當(dāng)輸入信號的相對帶寬很窄時，這種差異很小(如圖1a所示)；當(dāng)輸入信號的相對帶寬較寬時，這種差異會非常顯著(如圖1b所示)。要想在寬帶信號輸入情況下達到波束圖主瓣形狀基本不變的效果，就需要對不同的頻率施以不同的加權(quán)值，這就是寬帶數(shù)字波束形成的基本原理。
[0003]現(xiàn)有技術(shù)中通過FIR濾波器實現(xiàn)寬帶數(shù)字波束形成，而FIR濾波器運算復(fù)雜度與FIR濾波器階數(shù)成正比；而采用FIR濾波器的主要缺點是在寬帶應(yīng)用條件下，F(xiàn)IR濾波器階數(shù)較多，所需處理資源量很大，而且多波束應(yīng)用條件下運算不能復(fù)用，存在極大的資源占用。
【發(fā)明內(nèi)容】
[0004]本發(fā)明實施例提供了一種寬帶波束成形算法、網(wǎng)元以及系統(tǒng)。
[0005]本發(fā)明實施例第一方面提供了一種寬帶波束成形算法，包括:
[0006]分別將各路輸入信號分成多個數(shù)據(jù)塊，且各所述數(shù)據(jù)塊中所包含的樣點數(shù)相同；
[0007]對各路所述輸入信號的各所述數(shù)據(jù)塊的末尾分別進行補零，以使補零后的各數(shù)據(jù)塊的長度滿足預(yù)設(shè)長度；
[0008]通過與各路所述輸入信號分別對應(yīng)的第一 DFT處理器對補零后的各數(shù)據(jù)塊進行DFT計算；
[0009]通過與各路所述輸入信號分別對應(yīng)的乘法器將所述第一 DFT處理器輸出的各序列分別進行加權(quán)計算；
[0010]通過加法器將各所述乘法器輸出的序列進行求和計算；
[0011]通過第二 DFT處理器對所述加法器輸出的序列進行IDFT計算；
[0012]將所述第二 DFT處理器輸出的序列通過重疊相加法進行重疊相加求和。
[0013]結(jié)合本發(fā)明實施例的第一方面，本發(fā)明實施例的第一方面的第一種實現(xiàn)方式中，
[0014]所述通過與各路所述輸入信號分別對應(yīng)的乘法器將所述第一 DFT處理器輸出的各序列分別進行加權(quán)計算包括:
[0015]所述乘法器確定所述乘法器的主頻為fs*N/K，其中，fs為所述輸入信號的主頻，K為將各路所述輸入信號所分成的各數(shù)據(jù)塊中所包含的樣點數(shù)，N為補零后的各數(shù)據(jù)塊中所包含的樣點數(shù)；
[0016]所述乘法器確定與各所述數(shù)據(jù)塊內(nèi)的各樣點對應(yīng)的加權(quán)系數(shù)；
[0017]所述乘法器根據(jù)所述主頻fs*N/K以及與各樣點對應(yīng)的所述加權(quán)系數(shù)對所述第一DFT處理器輸出的各序列分別進行加權(quán)計算。
[0018]結(jié)合本發(fā)明實施例的第一方面或本發(fā)明實施例的第一方面的第一種實現(xiàn)方式，本發(fā)明實施例的第一方面的第二種實現(xiàn)方式中，
[0019]所述通過加法器將各所述乘法器輸出的序列進行求和計算包括:
[0020]所述加法器確定所述加法器的主頻為fs*N/K，其中，fs為所述輸入信號的主頻，K為將各路所述輸入信號所分成的各數(shù)據(jù)塊中所包含的樣點數(shù)，N為補零后的各數(shù)據(jù)塊中所包含的樣點數(shù)；
[0021]所述加法器根據(jù)所述主頻fs*N/K將各所述乘法器輸出的序列進行求和計算。
[0022]結(jié)合本發(fā)明實施例的第一方面或本發(fā)明實施例的第一方面的第二種實現(xiàn)方式，本發(fā)明實施例的第一方面的第三種實現(xiàn)方式中，
[0023]所述通過第二 DFT處理器對所述加法器輸出的序列進行IDFT計算包括:
[0024]所述第二 DFT處理器確定所述第二 DFT處理器的主頻為fs*N/K，其中，fs為所述輸入信號的主頻，K為將各路所述輸入信號所分成的各數(shù)據(jù)塊中所包含的樣點數(shù)，N為補零后的各數(shù)據(jù)塊中所包含的樣點數(shù)；
[0025]所述第二 DFT處理器根據(jù)所述主頻f s*N/K對所述加法器輸出的序列進行IDFT計笪并ο
[0026]本發(fā)明實施例的第二方面提供了一種網(wǎng)元，包括:
[0027]劃分子單元，用于分別將各路輸入信號分成多個數(shù)據(jù)塊，且各所述數(shù)據(jù)塊中所包含的樣點數(shù)相同；
[0028]補零子單元，用于對各路所述輸入信號的各所述數(shù)據(jù)塊的末尾分別進行補零，以使補零后的各數(shù)據(jù)塊的長度滿足預(yù)設(shè)長度；
[0029]第一計算子單元，用于對補零后的各數(shù)據(jù)塊進行DFT計算，且所述第一計算子單元與各路所述輸入信號分別對應(yīng)；
[0030]第二計算子單元，用于將所述第一計算子單元輸出的各序列分別進行加權(quán)計算，且所述第二計算子單元與各路所述輸入信號分別對應(yīng)；
[0031]第三計算子單元，用于將各所述第二計算子單元輸出的序列進行求和計算；
[0032]第四計算子單元，用于對所述第三計算子單元輸出的序列進行IDFT計算；
[0033]第五計算子單元，用于將所述第四計算子單元輸出的序列通過重疊相加法進行重疊相加求和。
[0034]結(jié)合本發(fā)明實施例的第二方面，本發(fā)明實施例的第二方面的第一種實現(xiàn)方式中，
[0035]所述第二計算子單元包括:
[0036]第一確定模塊，用于確定所述第一確定模塊的主頻為fs*N/K，其中，fs為所述輸入信號的主頻，K為將各路所述輸入信號所分成的各數(shù)據(jù)塊中所包含的樣點數(shù)，N為補零后的各數(shù)據(jù)塊中所包含的樣點數(shù)；
[0037]第二確定模塊，用于確定與各所述數(shù)據(jù)塊內(nèi)的各樣點對應(yīng)的加權(quán)系數(shù)；
[0038]第一計算模塊，用于根據(jù)所述主頻fs*N/K以及與各樣點對應(yīng)的所述加權(quán)系數(shù)對所述第一計算子單元輸出的各序列分別進行加權(quán)計算。
[0039]結(jié)合本發(fā)明實施例的第二方面或本發(fā)明實施例的第二方面的第一種實現(xiàn)方式，本發(fā)明實施例的第二方面的第二種實現(xiàn)方式中，
[0040]所述第三計算子單元包括:
[0041]第三確定模塊，用于確定所述第三確定模塊的主頻為fs*N/K，其中，fs為所述輸入信號的主頻，K為將各路所述輸入信號所分成的各數(shù)據(jù)塊中所包含的樣點數(shù)，N為補零后的各數(shù)據(jù)塊中所包含的樣點數(shù)；
[0042]第二計算模塊，用于根據(jù)所述主頻fs*N/K將各所述第二計算子單元輸出的序列進行求和計算。
[0043]結(jié)合本發(fā)明實施例的第二方面或本發(fā)明實施例的第二方面的第二種實現(xiàn)方式，本發(fā)明實施例的第二方面的第三種實現(xiàn)方式中，
[0044]所述第四計算子單元包括:
[0045]第四確定模塊，用于確定所述第四確定模塊的主頻為fs*N/K，其中，fs為所述輸入信號的主頻，K為將各路所述輸入信號所分成的各數(shù)據(jù)塊中所包含的樣點數(shù)，N為補零后的各數(shù)據(jù)塊中所包含的樣點數(shù)；
[0046]第三計算模塊，用于根據(jù)所述主頻fs*N/K對所述第三計算子單元輸出的序列進行IDFT計算。
[0047]本發(fā)明實施例的第三方面提供了一種系統(tǒng)，包括:用于進行數(shù)字基帶處理的基帶處理單元、與所述基帶處理單元連接的至少一個用于放大經(jīng)由所述基帶處理單元處理后的信號的射頻拉遠模塊以及與各所述射頻拉遠模塊連接的天線；
[0048]所述系統(tǒng)還包括本發(fā)明實施例的第二方面至本發(fā)明實施例的第二方面的第三種實現(xiàn)方式任一項所述的網(wǎng)元，其中，所述網(wǎng)元設(shè)置在所述基帶處理單元中，或，所述網(wǎng)元設(shè)置在各所述射頻拉遠模塊中。
[0049]本發(fā)明實施例提供了一種寬帶波束成形算法、網(wǎng)元以及系統(tǒng)，所述寬帶波束成形算法包括:分別將各路輸入信號分成多個數(shù)據(jù)塊，對各路所述輸入信號的各所述數(shù)據(jù)塊的末尾分別進行補零，通過與各路所述輸入信號分別對應(yīng)的第一 DFT處理器對補零后的各數(shù)據(jù)塊進行DFT計算；通過與各路所述輸入信號分別對應(yīng)的乘法器將所述第一 DFT處理器輸出的各序列分別進行加權(quán)計算；通過加法器將各所述乘法器輸出的序列進行求和計算；通過第二 DFT處理器對所述加法器輸出的序列進行IDFT計算；將所述第二 DFT處理器輸出的序列通過重疊相加法進行重疊相加求和?？梢?，本實施例使得在寬帶范圍內(nèi)主波束的方向和束寬保持基本恒定。以及使得在資源使用上達到了與頻域?qū)崿F(xiàn)方式相當(dāng)?shù)男?，且不存在頻域?qū)崿F(xiàn)算法中塊與塊之間相位不連續(xù)的問題。而且有效的節(jié)省了資源，由于采用了DFT實現(xiàn)高階FIR濾波器，這樣就可以充分使用DFT的快速實現(xiàn)算法來大幅減少運算量，即用DFT/IDFT頻域算法優(yōu)化FIR時域算法的計算結(jié)構(gòu)。
【專利附圖】
【附圖說明】
[0050]圖1a為現(xiàn)有技術(shù)中輸入信號的相對帶寬較窄時的波束圖形狀示意圖；
[0051]圖1b為現(xiàn)有技術(shù)中輸入信號的相對帶寬較寬時的波束圖形狀示意圖；
[0052]圖2為本實施例提供的寬帶波束成形算法的一種較佳實施例步驟流程圖；
[0053]圖3為本實施例提供的寬帶波束成形算法的一種較佳實施例運行流程圖；
[0054]圖4為本實施例提供的寬帶波束成形算法的另一種較佳實施例步驟流程圖；
[0055]圖5為本實施例提供的用于實現(xiàn)寬帶波束成形算法的網(wǎng)元的一種較佳實施結(jié)構(gòu)示意圖；
[0056]圖6為本實施例提供的用于實現(xiàn)寬帶波束成形算法的系統(tǒng)的一種較佳實施結(jié)構(gòu)示意圖；
[0057]圖7為本實施例提供的用于實現(xiàn)寬帶波束成形算法的網(wǎng)元的另一種較佳實施結(jié)構(gòu)示意圖。
【具體實施方式】
[0058]本發(fā)明實施例提供了一種寬帶波束成形算法，以下結(jié)合圖2所示對本實施例所提供的寬帶波束成形算法進行詳細說明:
[0059]201、分別將各路輸入信號分成多個數(shù)據(jù)塊；
[0060]結(jié)合圖3所示對所述寬帶波束成形算法進行說明，由圖3所示可知，輸入信號有M路，其中，M為正整數(shù)；
[0061]分別將各所述輸入信號劃分成多個數(shù)據(jù)塊，且本實施例中，各所述數(shù)據(jù)塊中所包含的樣點數(shù)相同。
[0062]202、對各路所述輸入信號的各所述數(shù)據(jù)塊的末尾分別進行補零，以使補零后的各數(shù)據(jù)塊的長度滿足預(yù)設(shè)長度；
[0063]本實施例對補零后的各所述數(shù)據(jù)塊的長度不作限定，只要補零后的數(shù)據(jù)塊能夠進行DFT計算即可，且滿足補零后的數(shù)據(jù)塊的長度大于補零前的數(shù)據(jù)塊的長度即可。
[0064]203、通過與各路所述輸入信號分別對應(yīng)的第一 DFT處理器對補零后的各數(shù)據(jù)塊進行DFT計算；
[0065]即設(shè)置有與輸入信號的路數(shù)相等的第一 DFT處理器，即本實施例中，所述第一 DFT處理器的數(shù)量為M個，且所述第一 DFT處理器與所述輸入信號為對應(yīng)的關(guān)系。
[0066]經(jīng)過步驟201至步驟202的各路所述輸入信號分別輸入至所述第一 DFT處理器，以使所述第一 DFT處理器對補零后的各數(shù)據(jù)塊進行DFT計算。
[0067]其中，DFT計算為現(xiàn)有技術(shù)，具體計算方法在本實施例中不做贅述。
[0068]且本實施例波束成形算法中，使用填零和分塊方式的對各路輸入信號進行預(yù)處理，消除DFT計算所造成的相位不連續(xù)的計算結(jié)構(gòu)，從而使得本實施例所示的所述第一 DFT處理器進行DFT計算能夠得到相位連續(xù)的計算結(jié)構(gòu)。
[0069]本實施例所示的步驟201至步驟203為對各路輸入信號進行預(yù)處理，以下對經(jīng)過所述波束形成預(yù)處理后的輸入信號進行波束形成后處理進行說明:
[0070]需明確的是，本實施例對M路輸入信號可進行多個波束形成后處理，即如圖3所示的波束形成后處理I至波束形成后處理R，其中，R為大于I的正整數(shù)。
[0071]以下僅對一個波束形成后處理的實現(xiàn)過程進行說明，需明確的是，其余進行波束形成后處理過程均相同，不再贅述。
[0072]204、通過與各路所述輸入信號分別對應(yīng)的乘法器將所述第一 DFT處理器輸出的各序列分別進行加權(quán)計算；
[0073]本步驟中，所述乘法器對所述第一 DFT處理器所輸出的各序列分別進行加權(quán)計算，進而相當(dāng)于對不同頻段的數(shù)據(jù)進行加權(quán)，且本實施例對不同頻段的數(shù)據(jù)可通過相同的方式進行加權(quán)，也可通過不同的方式進行加權(quán)，本實施例較佳的以對不同頻段的數(shù)據(jù)通過不同的方式進行加權(quán)為例，對具體加權(quán)過程不作限定。
[0074]通過本實施例的步驟204的乘法器替代了現(xiàn)有技術(shù)中FIR濾波器在窄帶時所采用的幅度和相位加權(quán)，即實施例的步驟204相當(dāng)于對不同頻段的數(shù)據(jù)進行不同的加權(quán)，達到了寬帶范圍內(nèi)主波束的方向和束寬保持基本恒定的效果。
[0075]且本實施例所述乘法器與各路所述輸入信號一一對應(yīng)，則在本實施例中，所述乘法器的個數(shù)為M個。
[0076]205、通過加法器將各所述乘法器輸出的序列進行求和計算；
[0077]本實施例中，與M路輸入信號對應(yīng)一個加法器，即各波束形成后處理過程中，設(shè)置有一個所述加法器，所述加法器對M個所述乘法器所輸出的序列進行求和計算。
[0078]206、通過第二 DFT處理器對所述加法器輸出的序列進行IDFT計算；
[0079]本實施例中，與M路輸入信號對應(yīng)有一個第二 DFT處理器，即各波束形成后處理中，一個加法器對應(yīng)一個第二 DFT處理器。
[0080]在各波束形成后處理過程中，設(shè)置有一個所述第二 DFT處理器，所述第二 DFT處理器對所述加法器輸出的序列進行IDFT計算。
[0081]其中，所述DFT計算以及所述IDFT計算為現(xiàn)有技術(shù)，在本實施例中不做贅述。
[0082]經(jīng)過步驟204至步驟206完成波束形成后處理，之后進行步驟207 ;
[0083]207、將所述第二 DFT處理器輸出的序列通過重疊相加法進行重疊相加求和。
[0084]本實施例中，對各所述第二 DFT處理器所輸出的序列通過重疊相加法進行重疊相加求和，其中，本實施例所示的重疊相加法是指，確定所述第二 DFT處理器輸出的各相鄰的序列中，將前一段序列后N-K個樣點與相鄰的后一段序列的前N-K個樣點對齊，其中，N為補零后各數(shù)據(jù)塊的樣點數(shù)，K為各數(shù)據(jù)塊補零前的樣點數(shù)。
[0085]本實施例所提供的寬帶波束成形算法中，對各路輸入信號進行波束形成預(yù)處理，以使在寬帶范圍內(nèi)主波束的方向和束寬保持基本恒定。對進行波束形成預(yù)處理后的各路輸入信號進行波束形成后處理，以使在資源使用上達到了與頻域?qū)崿F(xiàn)方式相當(dāng)?shù)男?，且不存在頻域?qū)崿F(xiàn)算法中塊與塊之間相位不連續(xù)的問題。而且有效的節(jié)省了資源，由于采用了DFT實現(xiàn)高階FIR濾波器，這樣就可以充分使用DFT的快速實現(xiàn)算法來大幅減少運算量，即用DFT/IDFT頻域算法優(yōu)化FIR時域算法的計算結(jié)構(gòu)。
[0086]以下結(jié)合圖4所示，對所述寬帶波束成形算法的具體實現(xiàn)方式進行詳細說明:
[0087]如圖4所示，所述寬帶波束成形算法具體包括:
[0088]401、分別將各路輸入信號分成多個數(shù)據(jù)塊；
[0089]402、對各路所述輸入信號的各所述數(shù)據(jù)塊的末尾分別進行補零，以使補零后的各數(shù)據(jù)塊的長度滿足預(yù)設(shè)長度；
[0090]403、通過與各路所述輸入信號分別對應(yīng)的第一 DFT處理器對補零后的各數(shù)據(jù)塊進行DFT計算；
[0091]其中，所述第一 DFT處理器的主頻為fs，fs為所述輸入信號的主頻。
[0092]其中，本實施例所示的步驟401至步驟403所示的具體過程請見圖3所示的步驟301至步驟303所示，具體在本實施例中不做贅述。
[0093]404、所述乘法器確定所述乘法器的主頻為fs*N/K ;
[0094]其中，fs為所述輸入信號的主頻，K為將各路所述輸入信號所分成的各數(shù)據(jù)塊中所包含的樣點數(shù)，也就是K為各數(shù)據(jù)塊補零前所包含的樣點數(shù)，N為補零后的各數(shù)據(jù)塊中所包含的樣點數(shù)。
[0095]405、所述乘法器確定與各所述數(shù)據(jù)塊內(nèi)的各樣點對應(yīng)的加權(quán)系數(shù)；
[0096]因本實施例中，所述乘法器能夠確定各數(shù)據(jù)塊內(nèi)各樣點的加權(quán)系數(shù)，則使得通過本實施例所示的技術(shù)方案中，該加權(quán)系數(shù)能夠根據(jù)輸入信號的頻率進行設(shè)置，從而使得對不同的輸入信號的不同頻率施以不同的加權(quán)系數(shù)。
[0097]406、所述乘法器根據(jù)所述主頻fs*N/K以及與各樣點對應(yīng)的所述加權(quán)系數(shù)對所述第一 DFT處理器輸出的各序列分別進行加權(quán)計算；
[0098]具體如何根據(jù)已確定的主頻和加權(quán)系數(shù)進行加權(quán)計算為現(xiàn)有技術(shù)，具體在本實施例中不做贅述。
[0099]407、所述加法器確定所述加法器的主頻為fs*N/K ；
[0100]其中，fs為所述輸入信號的主頻，K為將各路所述輸入信號所分成的各數(shù)據(jù)塊中所包含的樣點數(shù)，N為補零后的各數(shù)據(jù)塊中所包含的樣點數(shù)；
[0101]408、所述加法器根據(jù)所述主頻fs*N/K將各所述乘法器輸出的序列進行求和計笪并ο
[0102]所述加法器具體如何根據(jù)已確定的主頻進行求和計算為現(xiàn)有技術(shù)，在本實施例中不做贅述。
[0103]409、所述第二 DFT處理器確定所述第二 DFT處理器的主頻為fs*N/K ；
[0104]其中，fs為所述輸入信號的主頻，K為將各路所述輸入信號所分成的各數(shù)據(jù)塊中所包含的樣點數(shù)，N為補零后的各數(shù)據(jù)塊中所包含的樣點數(shù)；
[0105]410、所述第二 DFT處理器根據(jù)所述主頻fs*N/K對所述加法器輸出的序列進行IDFT計算。
[0106]411、將所述第二 DFT處理器輸出的序列通過重疊相加法進行重疊相加求和。
[0107]本實施例中，對各所述第二 DFT處理器所輸出的序列通過重疊相加法進行重疊相加求和，其中，本實施例所示的重疊相加法是指，確定所述第二 DFT處理器輸出的各相鄰的序列中，將前一段序列后N-K個樣點與相鄰的后一段序列的前N-K個樣點對齊，其中，N為補零后各數(shù)據(jù)塊的樣點數(shù)，K為各數(shù)據(jù)塊補零前的樣點數(shù)。
[0108]本實施例所提供的寬帶波束成形算法中，對各路輸入信號進行波束形成預(yù)處理，以使在寬帶范圍內(nèi)主波束的方向和束寬保持基本恒定。對進行波束形成預(yù)處理后的各路輸入信號進行波束形成后處理，以使在資源使用上達到了與頻域?qū)崿F(xiàn)方式相當(dāng)?shù)男?，且不存在頻域?qū)崿F(xiàn)算法中塊與塊之間相位不連續(xù)的問題。而且有效的節(jié)省了資源，由于采用了DFT實現(xiàn)高階FIR濾波器，這樣就可以充分使用DFT的快速實現(xiàn)算法來大幅減少運算量，即用DFT/IDFT頻域算法優(yōu)化FIR時域算法的計算結(jié)構(gòu)。
[0109]以下結(jié)合圖5所示對能夠?qū)崿F(xiàn)上述實施例所示的寬帶波束成形算法的網(wǎng)元的具體結(jié)構(gòu)進行詳細說明；
[0110]所述網(wǎng)元具體包括:
[0111]劃分子單元，用于分別將各路輸入信號分成多個數(shù)據(jù)塊，且各所述數(shù)據(jù)塊中所包含的樣點數(shù)相同；
[0112]其中，劃分子單元的數(shù)量與所述輸入信號的路數(shù)相等或大于所述輸入信號的路數(shù)。
[0113]補零子單元，用于對各路所述輸入信號的各所述數(shù)據(jù)塊的末尾分別進行補零，以使補零后的各數(shù)據(jù)塊的長度滿足預(yù)設(shè)長度；
[0114]其中，補零子單元的數(shù)量與所述輸入信號的路數(shù)相等或大于所述輸入信號的路數(shù)。
[0115]第一計算子單元，用于對補零后的各數(shù)據(jù)塊進行DFT計算，且所述第一計算子單元與各路所述輸入信號分別對應(yīng)；
[0116]其中，所述劃分子單元、所述補零子單元以及所述第一計算子單元一起完成對各路輸入信號進行波束形成預(yù)處理；以下各子單元進行波束形成后處理，其中，本實施例對M路輸入信號可進行多個波束形成后處理，即如圖5所示的波束形成后處理I至波束形成后處理R，其中，R為大于I的正整數(shù)。
[0117]以下僅對一個波束形成后處理的具體結(jié)構(gòu)進行說明，需明確的是，其余進行波束形成后處理的結(jié)構(gòu)相同，不再贅述。
[0118]第二計算子單元，用于將所述第一計算子單元輸出的各序列分別進行加權(quán)計算，且所述第二計算子單元與各路所述輸入信號分別對應(yīng)；
[0119]第三計算子單元，用于將各所述第二計算子單元輸出的序列進行求和計算；
[0120]第四計算子單元，用于對所述第三計算子單元輸出的序列進行IDFT計算；
[0121]第五計算子單元，用于將所述第四計算子單元輸出的序列通過重疊相加法進行重疊相加求和。
[0122]優(yōu)選的，所述第二計算子單元包括:
[0123]第一確定模塊，用于確定所述第一確定模塊的主頻為fs*N/K，其中，fs為所述輸入信號的主頻，K為將各路所述輸入信號所分成的各數(shù)據(jù)塊中所包含的樣點數(shù)，N為補零后的各數(shù)據(jù)塊中所包含的樣點數(shù)；
[0124]第二確定模塊，用于確定與各所述數(shù)據(jù)塊內(nèi)的各樣點對應(yīng)的加權(quán)系數(shù)；
[0125]第一計算模塊，用于根據(jù)所述主頻fs*N/K以及與各樣點對應(yīng)的所述加權(quán)系數(shù)對所述第一計算子單元輸出的各序列分別進行加權(quán)計算。
[0126]優(yōu)選的，所述第三計算子單元包括:
[0127]第三確定模塊，用于確定所述第三確定模塊的主頻為fs*N/K，其中，fs為所述輸入信號的主頻，K為將各路所述輸入信號所分成的各數(shù)據(jù)塊中所包含的樣點數(shù)，N為補零后的各數(shù)據(jù)塊中所包含的樣點數(shù)；
[0128]第二計算模塊，用于根據(jù)所述主頻fs*N/K將各所述第二計算子單元輸出的序列進行求和計算。
[0129]優(yōu)選的，所述第四計算子單元包括:
[0130]第四確定模塊，用于確定所述第四確定模塊的主頻為fs*N/K，其中，fs為所述輸入信號的主頻，K為將各路所述輸入信號所分成的各數(shù)據(jù)塊中所包含的樣點數(shù)，N為補零后的各數(shù)據(jù)塊中所包含的樣點數(shù)；
[0131]第三計算模塊，用于根據(jù)所述主頻fs*N/K對所述第三計算子單元輸出的序列進行IDFT計算。
[0132]本實施例所提供的網(wǎng)元，對各路輸入信號進行波束形成預(yù)處理，以使在寬帶范圍內(nèi)主波束的方向和束寬保持基本恒定。對進行波束形成預(yù)處理后的各路輸入信號進行波束形成后處理，以使在資源使用上達到了與頻域?qū)崿F(xiàn)方式相當(dāng)?shù)男?，且不存在頻域?qū)崿F(xiàn)算法中塊與塊之間相位不連續(xù)的問題。而且有效的節(jié)省了資源，由于采用了 DFT實現(xiàn)高階FIR濾波器，這樣就可以充分使用DFT的快速實現(xiàn)算法來大幅減少運算量，即用DFT/IDFT頻域算法優(yōu)化FIR時域算法的計算結(jié)構(gòu)。
[0133]以下結(jié)合圖6所示的用于實現(xiàn)寬帶波束成形算法的系統(tǒng)的具體結(jié)構(gòu)進行詳細說明:
[0134]所述系統(tǒng)包括:
[0135]用于進行數(shù)字基帶處理的基帶處理單元601 ;
[0136]與所述基帶處理單元601連接的至少一個用于放大經(jīng)由所述基帶處理單元601處理后的信號的射頻拉遠模塊602 ；
[0137]以及與各所述射頻拉遠模塊602連接的天線603 ;
[0138]所述系統(tǒng)還包括圖5所示的網(wǎng)元；
[0139]具體的，所述網(wǎng)元設(shè)置在所述基帶處理單元601中；或，所述網(wǎng)元設(shè)置在各所述射頻拉遠模塊602中。
[0140]圖5所示的實施例從模塊功能實體的角度對網(wǎng)元的結(jié)構(gòu)進行了詳細說明，以下結(jié)合圖7從硬件的角度對本發(fā)明實施例所提供的網(wǎng)元進行詳細說明，請見圖7，本發(fā)明實施例中的網(wǎng)元的另一實施例包括:
[0141]所述網(wǎng)元包括:
[0142]輸入裝置701、輸出裝置702、處理器703和存儲器704(其中，圖7所示的處理器703可以有一個或多個，圖7中以一個處理器703為例進行說明);
[0143]在本發(fā)明一些實施例中，輸入裝置701、輸出裝置702、處理器703和存儲器704可通過總線或其它方式連接，其中，圖7中以通過總線連接為例。
[0144]處理器703用于執(zhí)行如下步驟:
[0145]用于分別將各路輸入信號分成多個數(shù)據(jù)塊，且各所述數(shù)據(jù)塊中所包含的樣點數(shù)相同；
[0146]用于對各路所述輸入信號的各所述數(shù)據(jù)塊的末尾分別進行補零，以使補零后的各數(shù)據(jù)塊的長度滿足預(yù)設(shè)長度；
[0147]用于對補零后的各數(shù)據(jù)塊進行DFT計算，且所述第一計算子單元與各路所述輸入信號分別對應(yīng)；
[0148]用于將所述第一計算子單元輸出的各序列分別進行加權(quán)計算，且所述第二計算子單元與各路所述輸入信號分別對應(yīng)；
[0149]用于將各所述第二計算子單元輸出的序列進行求和計算；
[0150]用于對所述第三計算子單元輸出的序列進行IDFT計算；
[0151]用于將所述第四計算子單元輸出的序列通過重疊相加法進行重疊相加求和。
[0152]進一步的，所述處理器703用于執(zhí)行如下步驟:
[0153]用于確定所述第一確定模塊的主頻為fs*N/K，其中，fs為所述輸入信號的主頻，K為將各路所述輸入信號所分成的各數(shù)據(jù)塊中所包含的樣點數(shù)，N為補零后的各數(shù)據(jù)塊中所包含的樣點數(shù)；
[0154]用于確定與各所述數(shù)據(jù)塊內(nèi)的各樣點對應(yīng)的加權(quán)系數(shù)；
[0155]用于根據(jù)所述主頻fs*N/K以及與各樣點對應(yīng)的所述加權(quán)系數(shù)對所述第一計算子單元輸出的各序列分別進行加權(quán)計算。
[0156]進一步的，所述處理器703用于執(zhí)行如下步驟:
[0157]用于確定所述第三確定模塊的主頻為fs*N/K，其中，fs為所述輸入信號的主頻，K為將各路所述輸入信號所分成的各數(shù)據(jù)塊中所包含的樣點數(shù)，N為補零后的各數(shù)據(jù)塊中所包含的樣點數(shù)；
[0158]用于根據(jù)所述主頻fs*N/K將各所述第二計算子單元輸出的序列進行求和計算。
[0159]進一步的，所述處理器703用于執(zhí)行如下步驟:
[0160]用于確定所述第四確定模塊的主頻為fs*N/K，其中，fs為所述輸入信號的主頻，K為將各路所述輸入信號所分成的各數(shù)據(jù)塊中所包含的樣點數(shù)，N為補零后的各數(shù)據(jù)塊中所包含的樣點數(shù)；
[0161]用于根據(jù)所述主頻fs*N/K對所述第三計算子單元輸出的序列進行IDFT計算。
[0162]所屬領(lǐng)域的技術(shù)人員可以清楚地了解到，為描述的方便和簡潔，上述描述的系統(tǒng)，裝置和單元的具體工作過程，可以參考前述方法實施例中的對應(yīng)過程，在此不再贅述。
[0163]在本申請所提供的幾個實施例中，應(yīng)該理解到，所揭露的系統(tǒng)，裝置和方法，可以通過其它的方式實現(xiàn)。例如，以上所描述的裝置實施例僅僅是示意性的，例如，所述單元的劃分，僅僅為一種邏輯功能劃分，實際實現(xiàn)時可以有另外的劃分方式，例如多個單元或組件可以結(jié)合或者可以集成到另一個系統(tǒng)，或一些特征可以忽略，或不執(zhí)行。另一點，所顯示或討論的相互之間的耦合或直接耦合或通信連接可以是通過一些接口，裝置或單元的間接耦合或通信連接，可以是電性，機械或其它的形式。
[0164]所述作為分離部件說明的單元可以是或者也可以不是物理上分開的，作為單元顯示的部件可以是或者也可以不是物理單元，即可以位于一個地方，或者也可以分布到多個網(wǎng)絡(luò)單元上。可以根據(jù)實際的需要選擇其中的部分或者全部單元來實現(xiàn)本實施例方案的目的。
[0165]另外，在本發(fā)明各個實施例中的各功能單元可以集成在一個處理單元中，也可以是各個單元單獨物理存在，也可以兩個或兩個以上單元集成在一個單元中。上述集成的單元既可以采用硬件的形式實現(xiàn)，也可以采用軟件功能單元的形式實現(xiàn)。
[0166]所述集成的單元如果以軟件功能單元的形式實現(xiàn)并作為獨立的產(chǎn)品銷售或使用時，可以存儲在一個計算機可讀取存儲介質(zhì)中?；谶@樣的理解，本發(fā)明的技術(shù)方案本質(zhì)上或者說對現(xiàn)有技術(shù)做出貢獻的部分或者該技術(shù)方案的全部或部分可以以軟件產(chǎn)品的形式體現(xiàn)出來，該計算機軟件產(chǎn)品存儲在一個存儲介質(zhì)中，包括若干指令用以使得一臺計算機設(shè)備(可以是個人計算機，服務(wù)器，或者網(wǎng)絡(luò)設(shè)備等)執(zhí)行本發(fā)明各個實施例所述方法的全部或部分步驟。而前述的存儲介質(zhì)包括:U盤、移動硬盤、只讀存儲器(ROM，Read-OnlyMemory)、隨機存取存儲器(RAM，Random Access Memory)、磁碟或者光盤等各種可以存儲程序代碼的介質(zhì)。
[0167]以上所述，以上實施例僅用以說明本發(fā)明的技術(shù)方案，而非對其限制；盡管參照前述實施例對本發(fā)明進行了詳細的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解:其依然可以對前述各實施例所記載的技術(shù)方案進行修改，或者對其中部分技術(shù)特征進行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實施例技術(shù)方案的精神和范圍。
【權(quán)利要求】
1.一種寬帶波束成形算法，其特征在于，包括: 分別將各路輸入信號分成多個數(shù)據(jù)塊，且各所述數(shù)據(jù)塊中所包含的樣點數(shù)相同； 對各路所述輸入信號的各所述數(shù)據(jù)塊的末尾分別進行補零，以使補零后的各數(shù)據(jù)塊的長度滿足預(yù)設(shè)長度； 通過與各路所述輸入信號分別對應(yīng)的第一 DFT處理器對補零后的各數(shù)據(jù)塊進行DFT計算; 通過與各路所述輸入信號分別對應(yīng)的乘法器將所述第一 DFT處理器輸出的各序列分別進行加權(quán)計算； 通過加法器將各所述乘法器輸出的序列進行求和計算； 通過第二 DFT處理器對所述加法器輸出的序列進行IDFT計算； 將所述第二 DFT處理器輸出的序列通過重疊相加法進行重疊相加求和。
2.根據(jù)權(quán)利要求1所述的寬帶波束成形算法，其特征在于，所述通過與各路所述輸入信號分別對應(yīng)的乘法器將所述第一 DFT處理器輸出的各序列分別進行加權(quán)計算包括: 所述乘法器確定所述乘法器的主頻為fs*N/K，其中，fs為所述輸入信號的主頻，K為將各路所述輸入信號所分成的各數(shù)據(jù)塊中所包含的樣點數(shù)，N為補零后的各數(shù)據(jù)塊中所包含的樣點數(shù)； 所述乘法器確定與各所述數(shù)據(jù)塊內(nèi)的各樣點對應(yīng)的加權(quán)系數(shù)； 所述乘法器根據(jù)所述主頻fs*N/K以及與各樣點對應(yīng)的所述加權(quán)系數(shù)對所述第一 DFT處理器輸出的各序列分別進行加權(quán)計算。
3.根據(jù)權(quán)利要求1或2所述的寬帶波束成形算法，其特征在于，所述通過加法器將各所述乘法器輸出的序列進行求和計算包括: 所述加法器確定所述加法器的主頻為fs*N/K，其中，fs為所述輸入信號的主頻，K為將各路所述輸入信號所分成的各數(shù)據(jù)塊中所包含的樣點數(shù)，N為補零后的各數(shù)據(jù)塊中所包含的樣點數(shù)； 所述加法器根據(jù)所述主頻fs*N/K將各所述乘法器輸出的序列進行求和計算。
4.根據(jù)權(quán)利要求1或3所述的寬帶波束成形算法，其特征在于，所述通過第二DFT處理器對所述加法器輸出的序列進行IDFT計算包括: 所述第二 DFT處理器確定所述第二 DFT處理器的主頻為fs*N/K，其中，fs為所述輸入信號的主頻，K為將各路所述輸入信號所分成的各數(shù)據(jù)塊中所包含的樣點數(shù)，N為補零后的各數(shù)據(jù)塊中所包含的樣點數(shù)； 所述第二 DFT處理器根據(jù)所述主頻fs*N/K對所述加法器輸出的序列進行IDFT計算。
5.一種網(wǎng)元，其特征在于，包括: 劃分子單元，用于分別將各路輸入信號分成多個數(shù)據(jù)塊，且各所述數(shù)據(jù)塊中所包含的樣點數(shù)相同； 補零子單元，用于對各路所述輸入信號的各所述數(shù)據(jù)塊的末尾分別進行補零，以使補零后的各數(shù)據(jù)塊的長度滿足預(yù)設(shè)長度； 第一計算子單元，用于對補零后的各數(shù)據(jù)塊進行DFT計算，且所述第一計算子單元與各路所述輸入信號分別對應(yīng)； 第二計算子單元，用于將所述第一計算子單元輸出的各序列分別進行加權(quán)計算，且所述第二計算子單元與各路所述輸入信號分別對應(yīng)； 第三計算子單元，用于將各所述第二計算子單元輸出的序列進行求和計算； 第四計算子單元，用于對所述第三計算子單元輸出的序列進行IDFT計算； 第五計算子單元，用于將所述第四計算子單元輸出的序列通過重疊相加法進行重疊相加求和。
6.根據(jù)權(quán)利要求5所述的網(wǎng)元，其特征在于，所述第二計算子單元包括: 第一確定模塊，用于確定所述第一確定模塊的主頻為fs*N/K，其中，fs為所述輸入信號的主頻，K為將各路所述輸入信號所分成的各數(shù)據(jù)塊中所包含的樣點數(shù)，N為補零后的各數(shù)據(jù)塊中所包含的樣點數(shù)； 第二確定模塊，用于確定與各所述數(shù)據(jù)塊內(nèi)的各樣點對應(yīng)的加權(quán)系數(shù)； 第一計算模塊，用于根據(jù)所述主頻fs*N/K以及與各樣點對應(yīng)的所述加權(quán)系數(shù)對所述第一計算子單元輸出的各序列分別進行加權(quán)計算。
7.根據(jù)權(quán)利要求5或6所述的網(wǎng)元，其特征在于，所述第三計算子單元包括: 第三確定模塊，用于確定所述第三確定模塊的主頻為fs*N/K，其中，fs為所述輸入信號的主頻，K為將各路所述輸入信號所分成的各數(shù)據(jù)塊中所包含的樣點數(shù)，N為補零后的各數(shù)據(jù)塊中所包含的樣點數(shù)； 第二計算模塊，用于根據(jù)所述主頻fs*N/K將各所述第二計算子單元輸出的序列進行求和計算。
8.根據(jù)權(quán)利要求5或7所述的網(wǎng)元，其特征在于，所述第四計算子單元包括:第四確定模塊，用于確定所述第四確定模塊的主頻為fs*N/K，其中，fs為所述輸入信號的主頻，K為將各路所述輸入信號所分成的各數(shù)據(jù)塊中所包含的樣點數(shù)，N為補零后的各數(shù)據(jù)塊中所包含的樣點數(shù)； 第三計算模塊，用于根據(jù)所述主頻fs*N/K對所述第三計算子單元輸出的序列進行IDFT計算。
9.一種系統(tǒng)，其特征在于，包括:用于進行數(shù)字基帶處理的基帶處理單元、與所述基帶處理單元連接的至少一個用于放大經(jīng)由所述基帶處理單元處理后的信號的射頻拉遠模塊以及與各所述射頻拉遠模塊連接的天線； 所述系統(tǒng)還包括權(quán)5至權(quán)8任一項所述的網(wǎng)元，其中，所述網(wǎng)元設(shè)置在所述基帶處理單元中，或，所述網(wǎng)元設(shè)置在各所述射頻拉遠模塊中。
【文檔編號】H04L27/26GK104518821SQ201410767965
【公開日】2015年4月15日 申請日期:2014年12月12日 優(yōu)先權(quán)日:2014年12月12日
【發(fā)明者】宮新保, 徐驍, 凌小峰 申請人:上海華為技術(shù)有限公司