一種基于fpga的視頻信號(hào)延時(shí)切換系統(tǒng)的制作方法
【專利摘要】本實(shí)用新型專利公開(kāi)了一種基于FPGA的視頻信號(hào)延時(shí)切換系統(tǒng)，本系統(tǒng)為兩套可以并行工作的視頻處理系統(tǒng)，可以獨(dú)立完成對(duì)四路SDI視頻的同步編碼信息的辨別和有效視頻數(shù)據(jù)的提取。通過(guò)FPGA將經(jīng)過(guò)轉(zhuǎn)換的并行視頻數(shù)據(jù)進(jìn)行檢測(cè)和處理，提取的有效數(shù)據(jù)送入視頻信號(hào)緩沖器中，為輸出視頻做好有效數(shù)據(jù)的準(zhǔn)備。輸出環(huán)節(jié)是采用的串行編碼器，實(shí)現(xiàn)視頻數(shù)據(jù)的串行編碼工作。為了提供友好的用戶接口，本系統(tǒng)還搭載了外部輸入和輸出模塊，可以通過(guò)外部按鍵輸入來(lái)控制系統(tǒng)的工作，也可以通過(guò)串行接口與PC機(jī)互聯(lián)，實(shí)現(xiàn)遠(yuǎn)程控制。
【專利說(shuō)明】-種基于FPGA的視頻信號(hào)延時(shí)切換系統(tǒng)

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及虛擬演播室系統(tǒng)中基于FPGA的視頻信號(hào)碼元級(jí)延時(shí)切換技術(shù)，具體 涉及在將視頻切換技術(shù)和視頻延時(shí)技術(shù)集于一個(gè)設(shè)備中，并在此設(shè)備中采用了基于FPGA 的電路設(shè)計(jì)以及碼元級(jí)的同步延時(shí)，以對(duì)前景進(jìn)行機(jī)位場(chǎng)逆程切換和延時(shí)的一種技術(shù)。

【背景技術(shù)】
[0002] 視頻切換器和視頻延時(shí)器是廣播電視領(lǐng)域制作電視節(jié)目中的兩個(gè)關(guān)鍵設(shè)備，也 是虛擬演播室系統(tǒng)中最常用的設(shè)備。視頻切換器的作用是對(duì)系統(tǒng)傳輸?shù)膱D像信號(hào)進(jìn)行切 換、重復(fù)、加工和復(fù)制。它可以對(duì)多路視頻信號(hào)進(jìn)行自動(dòng)或手動(dòng)控制，使一個(gè)監(jiān)視器能監(jiān)視 多臺(tái)攝像機(jī)信號(hào)。多路視頻信號(hào)要送到同一處監(jiān)控，可以一路視頻對(duì)應(yīng)一臺(tái)監(jiān)視器，但監(jiān)視 器占地大，價(jià)格貴，如果不要求時(shí)刻監(jiān)控，就可以在監(jiān)控室增設(shè)一臺(tái)切換器，把攝像機(jī)輸出 信號(hào)接到切換器的輸入端，切換器的輸出端接色鍵器或者監(jiān)視器，切換器的輸入端分為2、 4、6、8、12、16路，輸出端分為單路和雙路。視頻切換器是組成控制中心中主控制臺(tái)上的一個(gè) 關(guān)鍵設(shè)備，是選擇視頻圖像信號(hào)的設(shè)備。簡(jiǎn)單地說(shuō)，將幾路視頻信號(hào)輸入，通過(guò)對(duì)其控制，選 擇其中一路視頻信號(hào)輸出。
[0003] 在多路攝像機(jī)組成的電視監(jiān)控系統(tǒng)中，一般沒(méi)必要用同攝像機(jī)數(shù)量一樣的監(jiān)視器 一一對(duì)應(yīng)顯示各路攝像機(jī)的圖像信號(hào)。如果那樣，則成本高，操作不方便，容易造成混亂，所 以一般都是按一定的比例用一臺(tái)監(jiān)視器輪流切換顯示幾臺(tái)攝像機(jī)的圖像信號(hào)。視頻切換器 目前多采用由集成電路做成的模擬開(kāi)關(guān)。這種形式切換控制方便，便于組成矩陣切換形式。 切換的控制信號(hào)可采用編碼方式。而且目前市場(chǎng)上視頻切換功能和視頻延時(shí)功能大部分都 是分開(kāi)實(shí)現(xiàn)，這樣既不方便用戶操作，更使產(chǎn)品性價(jià)比低，不利于市場(chǎng)競(jìng)爭(zhēng)。 實(shí)用新型內(nèi)容
[0004] 為解決上述現(xiàn)有技術(shù)缺陷，本實(shí)用新型的目的在于提供基于FPGA的視頻信號(hào)碼 元級(jí)的幀同步調(diào)節(jié)的切換延時(shí)系統(tǒng)，使虛擬演播室系統(tǒng)中前景與背景達(dá)到實(shí)時(shí)同步的效 果，此系統(tǒng)可以支持兩套虛擬現(xiàn)實(shí)環(huán)境的生成以及四個(gè)機(jī)位的切換，所以采用了雙FPGA的 硬件架構(gòu)，以完成系統(tǒng)的要求。信號(hào)分別通過(guò)視頻信號(hào)均衡器和數(shù)字串行視頻信號(hào)解碼器 送入兩片F(xiàn)PGA邏輯處理單元進(jìn)行緩沖和處理，包括對(duì)視頻信號(hào)同步編碼信息的解析及有 效視頻數(shù)據(jù)的提取，然后再送入視頻信號(hào)緩沖器進(jìn)行緩沖。通過(guò)FPGA重新產(chǎn)生同步信息數(shù) 據(jù)，以SDI信號(hào)的編碼格式將視頻數(shù)據(jù)送入編碼器。
[0005] 具體為，一種基于FPGA的視頻信號(hào)延時(shí)切換系統(tǒng)，用于虛擬演播室中視頻切換和 視頻延時(shí)處理，其中，基于FPGA的視頻信號(hào)延時(shí)切換系統(tǒng)包括：
[0006] -組FPGA邏輯處理單元，用于虛擬演播室中輸入的SDI視頻信號(hào)基于以幀為節(jié)點(diǎn) 的碼元級(jí)延時(shí)切換處理，所述FPGA邏輯處理單元之間用并行數(shù)據(jù)總線和控制信號(hào)線相連；
[0007] -組視頻信號(hào)緩沖器，用于輸入的SDI視頻信號(hào)以幀為節(jié)點(diǎn)的碼元級(jí)同步延時(shí)調(diào) 整，所述各個(gè)視頻信號(hào)緩沖器分別與一個(gè)FPGA邏輯處理單元相連，及
[0008] 信號(hào)輸入單元和信號(hào)輸出單元，所述信號(hào)輸入單元和信號(hào)輸出單元分別與FPGA 邏輯處理單元相連。
[0009] 優(yōu)選的，所述信號(hào)輸入單元為一組，均由常規(guī)視頻信號(hào)均衡器和數(shù)字串行視頻信 號(hào)解碼器組成，所述視頻信號(hào)均衡器與數(shù)字串行視頻信號(hào)解碼器相連，所述視頻信號(hào)均衡 器連接于所述FPGA邏輯處理單元。
[0010] 優(yōu)選的，所述信號(hào)輸出單元為一組，均為編碼器。
[0011] 優(yōu)選的，所述一 FPGA邏輯處理單元設(shè)置有外部控制組件和外部通信接口，另一 FPGA邏輯處理單元設(shè)置有MCU單元和顯示單元。
[0012] 本實(shí)用新型的有益效果是：
[0013] 1.基于以幀為節(jié)點(diǎn)的碼元級(jí)延時(shí)調(diào)整，確保SDI視頻信號(hào)得到高精度同步校正；
[0014] 2.采用雙緩沖，可同時(shí)實(shí)現(xiàn)兩路視頻信號(hào)以幀為節(jié)點(diǎn)的碼元級(jí)同步延時(shí)調(diào)整；
[0015] 3.在視頻信號(hào)精確延時(shí)切換方面，采用了雙FPGA設(shè)計(jì)，提高了視頻信號(hào)的處理能 力和處理速度，確保了以幀為節(jié)點(diǎn)的高精度延時(shí)切換技術(shù)的實(shí)現(xiàn)；
[0016] 4.本系統(tǒng)還搭載了外部輸入和輸出模塊，可以通過(guò)外部按鍵輸入來(lái)控制系統(tǒng)的工 作，也可以通過(guò)串行接口與PC機(jī)互聯(lián)，實(shí)現(xiàn)遠(yuǎn)程控制。同時(shí)系統(tǒng)搭載了顯示單元，用于顯示 系統(tǒng)的工作狀態(tài)及配置參數(shù)。

【專利附圖】

【附圖說(shuō)明】
[0017] 圖1為本實(shí)用新型原理框圖。

【具體實(shí)施方式】
[0018] 如圖1所示，一種基于FPGA的視頻信號(hào)延時(shí)切換系統(tǒng)，用于虛擬演播室中視頻切 換和視頻延時(shí)處理，其中，基于FPGA的視頻信號(hào)延時(shí)切換系統(tǒng)包括：
[0019] FPGA邏輯處理單元3和FPGA邏輯處理單元4以及設(shè)置在FPGA邏輯處理單元3和 FPGA邏輯處理單元4上的信號(hào)輸入單元1和信號(hào)輸出單元2,其特征在于，所述FPGA邏輯 處理單元3設(shè)置有視頻信號(hào)緩沖器5、外部控制組件模塊6和外部通信接口 7,所述FPGA邏 輯處理單元4設(shè)置有視頻信號(hào)緩沖器8、MCU單元9和顯示單元10 ;所述FPGA邏輯處理單 元3和FPGA邏輯處理單元4通過(guò)并行數(shù)據(jù)總線和控制信號(hào)線相連；所述視頻信號(hào)緩沖器5、 外部控制組件模塊6和外部通信接口 7分別與FPGA邏輯處理單元4相連，所述視頻信號(hào)緩 沖器8、MCU單元9和顯示單元10分別與FPGA邏輯處理單元4相連。
[0020] 所述信號(hào)輸入單元1均由一組常規(guī)視頻信號(hào)均衡器和一組常規(guī)數(shù)字串行視頻信 號(hào)解碼器組成，所述視頻信號(hào)均衡器與數(shù)字串行視頻信號(hào)解碼器相連。
[0021] 所述信號(hào)輸出單元2均為A0KU編碼器。
[0022] 結(jié)合圖2和圖3,具體實(shí)施時(shí)，信號(hào)分別通過(guò)視頻信號(hào)均衡器和數(shù)字串行視頻信號(hào) 解碼器送入兩片F(xiàn)PGA邏輯處理單元進(jìn)行緩沖和處理，包括對(duì)視頻信號(hào)同步編碼信息的解 析及有效視頻數(shù)據(jù)的提取，然后再送入視頻信號(hào)緩沖器進(jìn)行緩沖。通過(guò)FPGA重新產(chǎn)生同步 信息數(shù)據(jù)，以SDI信號(hào)的編碼格式將視頻數(shù)據(jù)送入編碼器。
[0023] 經(jīng)過(guò)視頻信號(hào)均衡器和數(shù)字串行視頻信號(hào)解碼器轉(zhuǎn)化成的并行數(shù)據(jù)SDI存儲(chǔ)，當(dāng) 調(diào)用至前景切換時(shí)。一旦同步切換模塊接到前景切換命令，則將對(duì)應(yīng)的視頻數(shù)據(jù)進(jìn)行輸出。
[0024] 在執(zhí)行切換命令前，每一路視頻數(shù)據(jù)都已經(jīng)經(jīng)過(guò)幀頭的檢測(cè)，開(kāi)始檢測(cè)當(dāng)前視頻 輸出是否為逆場(chǎng)狀態(tài)，如不是逆場(chǎng)狀態(tài)則繼續(xù)檢測(cè)，如是則將視頻緩沖區(qū)有前一路切換到 另外一路，實(shí)現(xiàn)前景的切換。
【權(quán)利要求】
1. 一種基于FPGA的視頻信號(hào)延時(shí)切換系統(tǒng)，包括：FPGA邏輯處理單元（3)和FPGA邏 輯處理單元（4)以及分別設(shè)置在FPGA邏輯處理單元（3)和FPGA邏輯處理單元（4)上的信 號(hào)輸入單元（1)和信號(hào)輸出單元（2)，其特征在于，所述FPGA邏輯處理單元（3)設(shè)置有視頻 信號(hào)緩沖器（5)、外部控制組件模塊（6)和外部通信接口（7)，所述FPGA邏輯處理單元（4) 設(shè)置有視頻信號(hào)緩沖器（8)、MCU單元（9)和顯示單元（10);所述FPGA邏輯處理單元（3)和 FPGA邏輯處理單元（4)通過(guò)并行數(shù)據(jù)總線和控制信號(hào)線相連；所述視頻信號(hào)緩沖器（5)、外 部控制組件模塊（6)和外部通信接口（7)分別與FPGA邏輯處理單元（3)相連，所述視頻信 號(hào)緩沖器（8)、MCU單元（9)和顯示單元（10)分別與FPGA邏輯處理單元（4)相連。
2. 根據(jù)權(quán)利要求述1所述的一種基于FPGA的視頻信號(hào)延時(shí)切換系統(tǒng)，其特征在于，所 述信號(hào)輸入單元（1)均由一組常規(guī)視頻信號(hào)均衡器和一組常規(guī)數(shù)字串行視頻信號(hào)解碼器 組成，所述視頻信號(hào)均衡器與數(shù)字串行視頻信號(hào)解碼器相連。
3. 根據(jù)權(quán)利要求述1所述的一種基于FPGA的視頻信號(hào)延時(shí)切換系統(tǒng)，其特征在于，所 述信號(hào)輸出單元（2)均為AOKU編碼器。
【文檔編號(hào)】H04N5/04GK203912065SQ201420312452
【公開(kāi)日】2014年10月29日 申請(qǐng)日期:2014年6月12日 優(yōu)先權(quán)日:2014年6月12日
【發(fā)明者】黃民主, 邵剛, 劉宏, 張銀鋒, 陳艷, 李文剛 申請(qǐng)人:西安宏源視訊設(shè)備有限責(zé)任公司