一種低電磁干擾的攝像裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及抑制電磁干擾領(lǐng)域，具體涉及一種低電磁干擾的攝像裝置。
【背景技術(shù)】
[0002]隨著電子產(chǎn)品智能化、高速化的發(fā)展，電磁兼容已經(jīng)成為考核電子產(chǎn)品質(zhì)量的一項重要指標。根據(jù)國際電子委員會標準IEC對電磁兼容的定義，其主要包括EMI(電磁發(fā)射)和EMS (電磁抗擾)兩部分。
[0003]同時，隨著攝像頭朝著高清化、高集成度、高可靠性的趨勢發(fā)展，攝像設(shè)備的電磁發(fā)射問題勢必會越來越嚴重，如現(xiàn)已成為配置攝像頭類產(chǎn)品及系統(tǒng)正常工作時產(chǎn)生的突出障礙，甚至影響電磁環(huán)境。如圖1所示，攝像設(shè)備包括攝像頭(Camera)和主控處理器(DSP)，主控處理器發(fā)送時鐘信號到攝像頭中，攝像頭中將圖像數(shù)據(jù)傳送到主控處理器進行處理。
[0004]現(xiàn)有對于攝像頭EMI抑制的方案主要包括屏蔽和濾波兩種傳統(tǒng)方式，但是上述方式會由于某些外部因素導致其抑制效果不理想，具體是:
[0005]1、采用金屬屏蔽罩對攝像設(shè)備可能產(chǎn)生電磁干擾電路進行屏蔽，金屬屏蔽罩雖然可以對電磁發(fā)射進行抑制，但由于電子產(chǎn)品有著小型化、集成化設(shè)計的趨勢，且PCB走線錯綜復(fù)雜，電磁干擾易通過PCB走線之間的竄擾發(fā)射出去。對攝像頭排線進行屏蔽可以對電磁發(fā)射進行抑制，但需要手工完成，存在工作效率低下以及成品一致性差的缺陷。
[0006 ] 2、對電磁干擾電路進行濾波處理，減少EMI發(fā)射，但濾波電路的存在會改變重要信號的信號波形，如晶振時鐘信號的上升和下降沿時間，破壞時鐘信號的信號完整性，影響系統(tǒng)工作的穩(wěn)定性。
[0007]上述的傳統(tǒng)整改手段雖然在一定程度上可以降低EMI發(fā)射，但由于其不是在時鐘源頭進行EMI抑制，因此需要花費大量時間對晶振時鐘發(fā)射的傳播路徑進行排查，在EMI整改過程中耗費大量時間。
【實用新型內(nèi)容】
[0008]本實用新型要解決的技術(shù)問題在于，針對現(xiàn)有技術(shù)的上述缺陷，提供一種低電磁干擾的攝像裝置，提高攝像裝置EMI的抑制效果。
[0009]本實用新型解決其技術(shù)問題所采用的技術(shù)方案是:提供一種低電磁干擾的攝像裝置，包括攝像頭和主控處理器，該主控處理器發(fā)送時鐘信號到攝像頭中，還包括設(shè)置在攝像頭和主控處理器之間的展頻電路，該主控處理器通過展頻電路將時鐘信號發(fā)送到攝像頭中，該展頻電路包括:
[0010]相位產(chǎn)生器，其包括一展頻率，該相位產(chǎn)生器的輸入端與主控處理器的時鐘源連接，該相位產(chǎn)生器的輸出端與相位調(diào)制器連接，該相位產(chǎn)生器將時鐘信號源進行初步調(diào)制，產(chǎn)生具有相位差的調(diào)制時鐘信號；
[0011]相位調(diào)制器，該相位調(diào)制器的輸出端與攝像頭連接，該相位調(diào)制器用于檢測調(diào)制時鐘信號的相位差值，同時確定調(diào)制周期，并使相位差值在調(diào)制周期中有序排列，產(chǎn)生展頻時鐘信號。
[0012]其中，較佳方案是:該攝像頭包括一像素同步時鐘模塊，該像素同步時鐘模塊根據(jù)展頻時鐘信號產(chǎn)生頻率可調(diào)的像素同步時鐘信號。
[0013]其中，較佳方案是:該主控處理器包括一圖像信號處理模塊，該圖像信號處理模塊與攝像頭連接，該圖像信號處理模塊用于接收攝像頭的圖像數(shù)據(jù)和像素同步時鐘信號。
[0014]其中，較佳方案是:該相位調(diào)制器包括一調(diào)制率模塊，該調(diào)制率模塊用于設(shè)置相位調(diào)制器的調(diào)制率，并在調(diào)制周期中，使相位差值按照調(diào)制率在最小和最大的差值之間周期性變換。
[0015]其中，較佳方案是:該展頻電路還包括一展頻率調(diào)節(jié)單元，其與相位產(chǎn)生器連接，該展頻率調(diào)節(jié)單元用于設(shè)置相位產(chǎn)生器的展頻率，提高電路兼容性。
[0016]其中，較佳方案是:該展頻率調(diào)節(jié)單元包括一控制電路，該控制電路包括第一控制輸入端和第二控制輸入端。
[0017]其中，較佳方案是:該控制電路還包括與第一控制輸入端連接的第一展頻調(diào)節(jié)電阻，和與第二控制輸入端連接的第二展頻調(diào)節(jié)電阻。
[0018]其中，較佳方案是:該展頻電路還包括一輸出匹配單元，其置于相位調(diào)制器與攝像頭之間，該輸出匹配單元用于調(diào)節(jié)相位調(diào)制器輸出幅值，提高電路兼容性。
[0019]其中，較佳方案是:該展頻電路設(shè)置在主控處理器中。
[0020]本實用新型的有益效果在于，與現(xiàn)有技術(shù)相比，本實用新型通過設(shè)計一種低電磁干擾的攝像裝置，在攝像頭和主控處理器之間設(shè)置一展頻電路，將主控處理器的時鐘信號轉(zhuǎn)換成電磁干擾低的展頻時鐘信號，從主控處理器的時鐘源頭對EMI發(fā)射進行抑制，從而快速有效的解決攝像裝置的EMI發(fā)射問題，提高時鐘源EMI的抑制效果，保持信號的完整性;同時，展頻電路設(shè)置簡單，結(jié)構(gòu)簡單，成本低。
【附圖說明】

[0021]下面將結(jié)合附圖及實施例對本實用新型作進一步說明，附圖中:
[0022]圖1是現(xiàn)有技術(shù)攝像設(shè)備的電路連接圖；
[0023]圖2是本實用新型攝像裝置的結(jié)構(gòu)框圖；
[0024]圖3是本實用新型展頻電路的結(jié)構(gòu)框圖；
[0025]圖4是本實用新型展頻電路的電路圖；
[0026]圖5是本實用新型時鐘信號調(diào)制前的波形圖；
[0027]圖6是本實用新型時鐘信號調(diào)制后的波形圖；
[0028]圖7是本實用新型時鐘信號調(diào)制前的頻譜圖；
[0029]圖8是本實用新型時鐘信號調(diào)制后的頻譜圖；
【具體實施方式】
[0030]現(xiàn)結(jié)合附圖，對本實用新型的較佳實施例作詳細說明。
[0031]如圖2所示，本實用新型提供一種攝像裝置的優(yōu)選實施例。
[0032]一種低電磁干擾的攝像裝置，包括攝像頭20、主控處理器10和展頻電路30，該展頻電路30包括相位產(chǎn)生器31和相位調(diào)制器32。
[0033]其中，主控處理器10發(fā)送時鐘信號到攝像頭20，展頻電路30設(shè)置在攝像頭20和主控處理器10之間，主控處理器10通過展頻電路30將時鐘信號發(fā)送到攝像頭20;相位產(chǎn)生器31的輸入端與主控處理器10的時鐘源連接，其輸出端與相位調(diào)制器32連接;相位調(diào)制器32的輸出端與攝像頭20連接。
[0034]在本實施例中，主控處理器10用于處理相關(guān)數(shù)據(jù)信號，并用于控制攝像頭20工作，如主控處理器10將自身的時鐘信號發(fā)送到攝像頭20上，為攝像頭20提供相應(yīng)的時鐘信號；同時，主控處理器10包括一圖像信號處理模塊11，該圖像信號處理模塊11與攝像頭20連接，該圖像信號處理模塊11用于接收攝像頭20的圖像數(shù)據(jù)，并進行相應(yīng)的處理，形成主控處理器10可識別或直接使用的RGB信號或YUL信號，大大降低主控處理器10的處理負擔，同時可以提高攝像頭20的圖像數(shù)據(jù)的處理質(zhì)量。
[0035]在本實施例中，攝像頭20用于攝像并將相應(yīng)圖片影響通過ADC轉(zhuǎn)換，形成可傳輸?shù)臄?shù)字信號到主控處理器10中，進一步傳輸?shù)綀D像信號處理模塊11中；同時攝像頭20包括一像素同步時鐘模塊21，像素同步時鐘模塊21接收攝像頭20傳輸過來的展頻時鐘信號，像素同步時鐘模塊21根據(jù)展頻時鐘信號產(chǎn)生頻率可調(diào)的像素同步時鐘信號，像素同步時鐘信號與傳送到主控處理器10上的數(shù)字信號同步傳輸，數(shù)字信號參考像素同步時鐘信號進行傳輸作業(yè)。
[0036]其中，像素同步時鐘模塊21優(yōu)選為sensor內(nèi)部的PLL電路。
[0037]主控處理器10發(fā)送到攝像頭20的時鐘信號和像素同步時鐘模塊21產(chǎn)生的像素同步時鐘信號都是輻射源頭，會產(chǎn)生大量的電磁干擾，故在本實用新型中，對時鐘信號進行展頻調(diào)制，即通過展頻電路30對時鐘信號進行調(diào)制，形成電磁干擾較低的時鐘信號，由于像素同步時鐘信號是由時鐘信號為基礎(chǔ)進行調(diào)制產(chǎn)生的，故像素同步時鐘信號也會有相應(yīng)的調(diào)制效果，從而降低攝像裝置的電磁輻射。
[0038]如圖3和圖4所示，本實用新型提供一種展頻電路30的較佳實施例。
[0039]展頻電路30包括相位產(chǎn)生器31和相位調(diào)制器32，相位產(chǎn)生器31的輸入端與主控處理器10的時鐘源連接，相位產(chǎn)生器31的輸出端與相位調(diào)制器32連接，相位產(chǎn)生器31的展頻率控制端或展頻率輸入端與展頻率調(diào)節(jié)單元34連接，相位調(diào)制器32的輸出端與攝像頭20連接。
[0040]具體地，相位產(chǎn)生器31根據(jù)已設(shè)展頻率，將接收到的時鐘信號進行初步調(diào)制，產(chǎn)生具有相位差的調(diào)制時鐘信號，并輸出到相位調(diào)制器32中；相位調(diào)制器32接收相位產(chǎn)生器31輸出的調(diào)制時鐘信號，并檢測調(diào)制時鐘信號的相位差值，同時確定調(diào)制周期，并使相位差值在調(diào)制周期中有序排列，產(chǎn)生展頻時鐘信號。
[0041]進一步地，展頻電路30還包括一演算單元，其用于計算出調(diào)制周期，演算單元與相位調(diào)制器32連接，其中，調(diào)制周期是展頻時鐘信號的周期。
[0042]本實施例中，相位產(chǎn)生器31與展頻率調(diào)節(jié)單元34的工作方式包括兩種:
[0043]1、相位產(chǎn)生器31的展頻率由展頻率調(diào)節(jié)單元34提供，故相位產(chǎn)生器31包括一展頻率輸入端，展頻率調(diào)節(jié)單元34通過展頻率輸入端與相位產(chǎn)生器31連接，用于設(shè)置相位產(chǎn)生器31的內(nèi)部展頻率，具體為:相位調(diào)制器32包括一調(diào)制率模塊36，調(diào)制率模塊36用于設(shè)置相位調(diào)制器32的調(diào)制率，并在調(diào)制周期中，使相位差值按照調(diào)制率在最小和最大的差值之間線性變換；
[0044]2、相位產(chǎn)生器31內(nèi)部產(chǎn)生展頻率，故相位產(chǎn)生器31包括一展頻率控制端，展頻率調(diào)節(jié)單元34通過展頻率控制端與相位產(chǎn)生器31連接，用于設(shè)置相位產(chǎn)生器31的內(nèi)部展頻率。
[0045]根據(jù)上述相位產(chǎn)生器31與展頻率調(diào)節(jié)單元34第二種方式，可知，展頻率調(diào)節(jié)單元34包括控制電路35，控制電路35包括第一控制輸入端和第二控制輸入端。其中，控制電路35還包括與第一控制輸入端連接的第一展頻調(diào)節(jié)電阻，和與第二控制輸入端連接的第二展頻調(diào)節(jié)電阻。
[0046]具體地，并參考圖4，展頻電路30包括一主1C，主IC的引腳6和引腳7與主IC內(nèi)部的展頻率調(diào)節(jié)單元20連接(圖4未顯示)，主IC的引腳6和引腳7有與主IC外部的控制電路21連接，控制電路21包括與引腳6連接的電阻R2、與電阻R2連接的第一控制輸入端(圖4中接地，即輸入低電平)，還包括與引腳7連接的電阻R5、電阻R6、與電阻R6連接的第二控制輸入端(圖4中接電源，即輸入高電平)，其中，電阻R5與第一控制輸入端連接。
[0047]其中，主IC的引腳I與主控處理器10的MCLK引腳連接，用于將主控處理器10的時鐘信號傳送到主IC中；同時，圖像信號處理模塊11的PCLK與攝像頭20的PCLKl連接，用于將攝像頭20的像素同步時鐘信號傳送到圖像信號處理模塊11中。在圖4中，DSP為主控處理器10，ISP為圖像信號處理模塊11 ,Camera為攝像頭20。
[0048]其中，第一控制輸入端和第二控制輸入端分別連接低電平或高電平，在本實施例中(其中，第一控制輸入端簡稱SS0，第二控制輸入端簡稱SSl，電阻R2、電阻R5和電阻R6均為100歐)，根據(jù)不同的連接方式，其展頻率調(diào)節(jié)的大小不一樣，包括四種連接方式:
[0049]1、SSO接低電平、SSl接低電平時，峰峰值為53KHz，誤差為0.11%，在晶振頻率為49.5MHz時，時鐘信號的EMI峰值下降能量12dBm;
[0050]2、SS0接高電平、SSl接低電平時，峰峰值為1lKHz，誤差為0.21%，在晶振頻率為49.5MHz時，時鐘信號的EMI峰值下降能量12.8dBm；
[0051 ] 3、SSO接低電平、SSl接高電平時，峰峰值為138KHz，誤差為0.29%，在晶振頻率為49.5MHz時，時鐘信號的EMI峰值下降能量16.4dBm；
[0052]4、330接高電平、331接高電平時，峰峰值為17110^，誤差為0.36%，在晶振頻率為49.5MHz時，時鐘信號的EMI峰值下降能量17.2dBm。
[0053]其中，電阻R2為第一展頻調(diào)節(jié)電阻，電阻R5和電阻R6為第二展頻調(diào)節(jié)電阻，在第一控制輸入端和第二控制輸入端輸入高低電平已確定下，通過調(diào)節(jié)第一展頻調(diào)節(jié)電阻或第二展頻調(diào)節(jié)電阻，即調(diào)節(jié)電阻R2、電阻R5和電阻R6的大小，也可調(diào)節(jié)展頻率的大小。
[0054]值得一提的是，展頻率調(diào)節(jié)單元34的展頻率越高，其抑制效果越好，同時，展頻率越高，相應(yīng)處理器檢測識別時鐘源的準確性就越低。
[0055]進一步地，展頻電路30還包括輸出匹配單元33，輸出匹配單元33設(shè)置在相位調(diào)制器32和攝像頭20之間，輸出匹配單元33與攝像頭20的MCLKl引腳連接。具體地，并參考圖4，輸出匹配單元50包括相互并聯(lián)的電阻R3和電阻R7，電阻R3的一端接入主IC的引腳5，主IC通過引腳5輸出調(diào)制后的時鐘信號，電阻R3的另一端與攝像頭20的MCLKl引腳連接，電阻R7的一端接地。
[0056]進一步地，展頻電路30還包括使能控制單元，用于控制展頻電路30的開關(guān)。
[0057]如圖5、圖6、圖7和圖8所示，本實用新型提供展頻電路30的工作原理的較佳實施例。
[0058]本展頻電路30通過對主控處理器10時鐘源的時鐘信號頻率進行調(diào)制，包括相位產(chǎn)生器31將時鐘信號調(diào)制成具有相位差(無序)的調(diào)制時鐘信號，相位調(diào)制器32再將調(diào)制時鐘信號具有正負擺動變化(有序)的展頻時鐘信號。其調(diào)制前后時鐘信號波形具體參考如圖5和圖6，圖5是是調(diào)制前的時鐘信號的波形圖，其為周期性信號，頻率固定，圖6是調(diào)制后的展頻時鐘信號的波形圖，具有正負擺動變化，通過展頻率調(diào)節(jié)單元34，可對調(diào)制后的時鐘信號進行展頻率調(diào)節(jié)。
[0059]根據(jù)周期信號及非周期信號的傅里葉變化公式可得出，周期性信號的頻譜如圖7所示，非周期性信號的頻譜如圖8所示。展頻電路30將時鐘信號的能量擴展到一個具有多個旁波帶的頻譜范圍，基波及其諧波的能量都會有效的降低。
[0060]具體參考圖8，Eo是調(diào)制前的時鐘信號的能量，E()SS是調(diào)制后的時鐘信號的基波能量，其諧波的能量均低于基波的能量。其中，A f為調(diào)制寬度，fM為調(diào)制率，Δ E為調(diào)制后基波下降的能量，即被抑制的能量。
[0061 ]本實用新型提供一種產(chǎn)生展頻時鐘信號的方法的較佳實施例。
[0062]—種產(chǎn)生展頻時鐘信號的方法，包括步驟:
[0063]S1、設(shè)置展頻率；
[0064]S2、根據(jù)展頻率將接收到的時鐘信號進行相位調(diào)制，降低時鐘信號基波和時鐘信號諧波的信號頻譜幅值，并輸出展頻時鐘信號。
[0065]其中，展頻率調(diào)節(jié)單元34用于設(shè)置展頻電路30的展頻率，提高電路兼容性;展頻電路30根據(jù)展頻率將時鐘信號進行相位調(diào)制，用于抑制主控處理器10的時鐘源的EMI發(fā)射。
[0066]進一步地，在步驟SI中還包括步驟:
[0067]S21、根據(jù)展頻率，將時鐘信號進行初步調(diào)制，產(chǎn)生具有相位差的調(diào)制時鐘信號；
[0068]S22、檢測調(diào)制時鐘信號的相位差值，同時確定調(diào)制周期，并使相位差值在調(diào)制周期中有序排列，產(chǎn)生展頻時鐘信號。
[0069]其中，相位產(chǎn)生器31根據(jù)已設(shè)展頻率，將接收到的時鐘信號進行初步調(diào)制;相位調(diào)制器32接收相位產(chǎn)生器31輸出的調(diào)制時鐘信號，產(chǎn)生展頻時鐘信號。
[0070]具體地，在步驟S21中有序排列的方式是:設(shè)置調(diào)制率，并在調(diào)制周期中，使相位差值按照調(diào)制率在最小和最大的差值之間線性變換。
[0071]以上所述者，僅為本實用新型最佳實施例而已，并非用于限制本實用新型的范圍，凡依本實用新型申請專利范圍所作的等效變化或修飾，皆為本實用新型所涵蓋。
【主權(quán)項】
1.一種低電磁干擾的攝像裝置，包括攝像頭和主控處理器，該主控處理器發(fā)送時鐘信號到攝像頭中，其特征在于，還包括設(shè)置在攝像頭和主控處理器之間的展頻電路，該主控處理器通過展頻電路將時鐘信號發(fā)送到攝像頭中，該展頻電路包括: 相位產(chǎn)生器，其包括一展頻率，該相位產(chǎn)生器的輸入端與主控處理器的時鐘源連接，該相位產(chǎn)生器的輸出端與相位調(diào)制器連接，該相位產(chǎn)生器將時鐘信號源進行初步調(diào)制，產(chǎn)生具有相位差的調(diào)制時鐘信號； 相位調(diào)制器，該相位調(diào)制器的輸出端與攝像頭連接，該相位調(diào)制器用于檢測調(diào)制時鐘信號的相位差值，同時確定調(diào)制周期，并使相位差值在調(diào)制周期中有序排列，產(chǎn)生展頻時鐘信號。2.根據(jù)權(quán)利要求1所述的攝像裝置，其特征在于:該攝像頭包括一像素同步時鐘模塊，該像素同步時鐘模塊根據(jù)展頻時鐘信號產(chǎn)生頻率可調(diào)的像素同步時鐘信號。3.根據(jù)權(quán)利要求2所述的攝像裝置，其特征在于:該主控處理器包括一圖像信號處理模塊，該圖像信號處理模塊與攝像頭連接，該圖像信號處理模塊用于接收攝像頭的圖像數(shù)據(jù)和像素同步時鐘信號。4.根據(jù)權(quán)利要求1所述的攝像裝置，其特征在于:該相位調(diào)制器包括一調(diào)制率模塊，該調(diào)制率模塊用于設(shè)置相位調(diào)制器的調(diào)制率，并在調(diào)制周期中，使相位差值按照調(diào)制率在最小和最大的差值之間周期性變換。5.根據(jù)權(quán)利要求1所述的攝像裝置，其特征在于:該展頻電路還包括一展頻率調(diào)節(jié)單元，其與相位產(chǎn)生器連接，該展頻率調(diào)節(jié)單元用于設(shè)置相位產(chǎn)生器的展頻率，提高電路兼容性。6.根據(jù)權(quán)利要求5所述的攝像裝置，其特征在于:該展頻率調(diào)節(jié)單元包括一控制電路，該控制電路包括第一控制輸入端和第二控制輸入端。7.根據(jù)權(quán)利要求6所述的攝像裝置，其特征在于:該控制電路還包括與第一控制輸入端連接的第一展頻調(diào)節(jié)電阻，和與第二控制輸入端連接的第二展頻調(diào)節(jié)電阻。8.根據(jù)權(quán)利要求1所述的攝像裝置，其特征在于:該展頻電路還包括一輸出匹配單元，其置于相位調(diào)制器與攝像頭之間，該輸出匹配單元用于調(diào)節(jié)相位調(diào)制器輸出幅值，提高電路兼容性。9.根據(jù)權(quán)利要求1所述的攝像裝置，其特征在于:該展頻電路設(shè)置在主控處理器中。
【專利摘要】本實用新型涉及低電磁干擾技術(shù)領(lǐng)域，具體涉及一種低電磁干擾的攝像裝置，包括攝像頭和主控處理器，還包括設(shè)置在攝像頭和主控處理器之間的展頻電路，該主控處理器通過展頻電路將時鐘信號發(fā)送到攝像頭中，該展頻電路包括：相位產(chǎn)生器，其包括一展頻率，該相位產(chǎn)生器的輸入端與主控處理器的時鐘源連接；相位調(diào)制器，該相位產(chǎn)生器的輸出端與攝像頭連接。本實用新型通過設(shè)計一種低電磁干擾的攝像裝置，在攝像頭和主控處理器之間設(shè)置一展頻電路，將主控處理器的時鐘信號轉(zhuǎn)換成電磁干擾低的展頻時鐘信號，從主控處理器的時鐘源頭對EMI發(fā)射進行抑制，從而快速有效的解決攝像裝置的EMI發(fā)射問題，提高時鐘源EMI的抑制效果，保持信號的完整性。
【IPC分類】H04N5/232, H04N5/225
【公開號】CN205385531
【申請?zhí)枴緾N201521128475
【發(fā)明人】楊曄龍, 張小林, 卓志達, 李義君
【申請人】深圳市韜略科技有限公司
【公開日】2016年7月13日
【申請日】2015年12月30日