一種具有快速數(shù)據(jù)存儲功能的三維數(shù)據(jù)采集裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及一種具有快速數(shù)據(jù)存儲功能的三維數(shù)據(jù)采集裝置，屬于三維數(shù)據(jù)處理技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002]隨著國家的發(fā)達，科技技術(shù)的高速發(fā)展，人們生活迅速跨入了信息時代。三維測量技術(shù)已經(jīng)發(fā)展多年，首先是接觸式測量，到現(xiàn)在發(fā)展為非接觸式測量，從二維信息到三維圖像結(jié)構(gòu)，利用計算機視覺技術(shù)實現(xiàn)自動測量的全過程。三維測量的傳統(tǒng)方法是接觸式測量，依據(jù)測量基準(zhǔn)對物體進行接觸式測量，能夠直接測出物體表面輪廓信息，像平時應(yīng)用的直尺、卷尺、卡尺一樣，測量方法簡便、直觀，根據(jù)不同等級的可以獲得同等細(xì)致的測量數(shù)據(jù)。伴隨計算機、視覺技術(shù)的迅速發(fā)展，非接觸式三維測量不但測量方式方法比傳統(tǒng)的容易，測量精度上也有所提高，并且成為現(xiàn)代測量的重要手段，一般以現(xiàn)代光學(xué)技術(shù)原理為基礎(chǔ)，通過電子學(xué)、計算機視覺、信號的傳輸與處理等多個學(xué)科領(lǐng)域為一體的測量技術(shù)，具有比傳統(tǒng)測量方法更快速、準(zhǔn)確、效率高等特點。然而，如何獲得一個實時快速測量的三維數(shù)據(jù)采集裝置裝置，而實際中獲得這些三維數(shù)據(jù)并非那么容易，需要采集圖像信息運用上述原理算法獲得三維數(shù)據(jù)，裝置經(jīng)過采集圖像數(shù)據(jù)的計算獲得，目前一般通過數(shù)據(jù)采集卡，計算機直接計算獲得數(shù)據(jù)，但使得整個測量裝置龐大，數(shù)據(jù)處理量大，直接導(dǎo)致數(shù)據(jù)處理過程慢，耗時長，存儲空間不足等問題。
【實用新型內(nèi)容】
[0003]為解決上述現(xiàn)有技術(shù)中存在的問題，本實用新型提供了一種具有快速數(shù)據(jù)存儲功能的三維數(shù)據(jù)采集裝置，該三維數(shù)據(jù)采集裝置所采取的技術(shù)方案如下:
[0004]所述三維數(shù)據(jù)采集裝置包括CPU處理器1、DDR2數(shù)據(jù)存儲器2、光強檢測模塊3、數(shù)據(jù)量化編碼器4、CMOS控制器5、VGA控制器6、光柵生成裝置7、以太網(wǎng)接口控制器8和PffM波動控制器9;所述CPU處理器I的各信號輸入輸出端分別與DDR2數(shù)據(jù)存儲器2、光強檢測模塊3、數(shù)據(jù)量化編碼器4、CM0S控制器5、VGA控制器6、光柵生成裝置7、以太網(wǎng)接口控制器8和PffM波動控制器9的信號輸出輸入端對應(yīng)相連。
[0005]優(yōu)選地，所述CPU處理器I的數(shù)據(jù)存儲控制信號交互端與DDR2數(shù)據(jù)存儲器2的信號交互端相連;所述CPU處理器I的光強信號輸入端與光強檢測模塊3的光強信號輸出端相連；所述CPU處理器I的編碼信號輸入端與數(shù)據(jù)量化編碼器4的編碼信號輸出端相連;所述CPU處理器I的CMOS控制信號輸出端與CMOS控制器5的控制信號輸入端相連;所述CPU處理器I的VGA控制信號輸出端與VGA控制器6的控制信號輸入端相連;所述CPU處理器I的光柵生成信號輸入端與光柵生成裝置7的信號輸出端相連;所述CPU處理器I的以太網(wǎng)控制信號輸出端與以太網(wǎng)接口控制器8的控制信號輸入端相連;所述CPU處理器I的P麗控制信號輸出端與PWM波動控制器9的信號輸入端相連。
[0006]優(yōu)選地，所述DDR2數(shù)據(jù)存儲器2采用MT47H64M16HR芯片。
[0007]優(yōu)選地，所述三維數(shù)據(jù)采集裝置還包括頂層控制模塊;所述頂層控制模塊包括數(shù)據(jù)緩存寫數(shù)據(jù)端、主機端、數(shù)據(jù)緩存讀數(shù)據(jù)端一級時序控制輸出端。
[0008]優(yōu)選地，所述三維數(shù)據(jù)采集裝置還包括CMOS圖像采集單元10，VGA接口11、以太網(wǎng)接口 12和LED光源13;所述CMOS圖像采集單元10的采集控制信號輸入端口與CMOS控制器5的采集控制信號輸出端相連;所述以太網(wǎng)接口 12的控制信號輸入端與以太網(wǎng)接口控制器8的控制信號輸出端相連;所述LED光源13的控制信號輸入端與PWM波動控制器9的控制信號輸出端相連。
[0009]優(yōu)選地，所述CPU處理器I米用FPGA(Field—ProgrammableGate Array)系列芯片作為核心處理器。
[0010]優(yōu)選地，所述CPU處理器I采用EP3C16F484C8芯片。
[0011 ]本實用新型的有益效果為:
[0012]本實用新型所述的三維數(shù)據(jù)采集裝置具有很高的傳輸速率和運算速率，以及較大的存儲空間；同時，該裝置能夠快速恢復(fù)數(shù)據(jù)測量信息。
【附圖說明】

[0013]圖1為本實用新型所述三維數(shù)據(jù)采集裝置的結(jié)構(gòu)示意圖。
[0014](I，CPU處理器;2，DDR2數(shù)據(jù)存儲器;3，光強檢測模塊;4，數(shù)據(jù)量化編碼器;5，CMOS控制器;6，VGA控制器;7，光柵生成裝置;8，以太網(wǎng)接口控制器;9，Pmi波動控制器；10，CMOS圖像采集單元;11，￥6六接口；12，以太網(wǎng)接口；13，1^0光源)
【具體實施方式】
[0015]下面結(jié)合具體實施例對本實用新型做進一步說明，但本實用新型不受實施例的限制。
[0016]在本實用新型的描述中，需要說明的是，術(shù)語“中心”、“縱向”、“橫向”、“上”、“下”、“前”、“后”、“左”、“右”、“頂”、“底”、“內(nèi)”、“外”和“豎著”等指示的方位或位置關(guān)系為基于附圖所示的方位或位置關(guān)系，僅是為了便于描述本實用新型和簡化描述，而不是指示或暗示所指的系統(tǒng)或元件必須具有特定的方位、以特定的方位構(gòu)造和操作，因此不能理解為對本實用新型的限制。
[0017]在本實用新型的描述中，需要說明的是，除非另有明確規(guī)定和限定，術(shù)語“安裝”、“相連”、“連接”應(yīng)做廣義理解，例如，可以是固定連接，也可以是可拆卸連接，或一體地連接;可以是直接連接，亦可以是通過中間媒介間接連接，可以是兩個部件內(nèi)部的連通。對于本領(lǐng)域的普通技術(shù)人員而言，可以具體情況理解上述術(shù)語在本實用新型中的具體含義。
[0018]此外，在本實用新型的描述中，除非另有說明，“多個”、“多組”、“多根”的含義是兩個或兩個以上。
[0019]以下實施方式中所用材料、儀器和方法，未經(jīng)特殊說明，均為本領(lǐng)域常規(guī)材料、儀器和方法，均可通過商業(yè)渠道獲得。
[0020]圖1為本實用新型所述三維數(shù)據(jù)采集裝置的結(jié)構(gòu)示意圖，結(jié)合圖1對本使用新型進行詳細(xì)說明，該三維數(shù)據(jù)采集裝置包括CPU處理器1、DDR2數(shù)據(jù)存儲器2、光強檢測模塊3、數(shù)據(jù)量化編碼器4、CM0S控制器5、VGA控制器6、光柵生成裝置7、以太網(wǎng)接口控制器8和PffM波動控制器9;CPU處理器I的各信號輸入輸出端分別與DDR2數(shù)據(jù)存儲器2、光強檢測模塊3、數(shù)據(jù)量化編碼器4、CMOS控制器5、VGA控制器6、光柵生成裝置7、以太網(wǎng)接口控制器8和PffM波動控制器9的信號輸出輸入端對應(yīng)相連。
[0021]其中，CPU處理器I的數(shù)據(jù)存儲控制信號交互端與DDR2數(shù)據(jù)存儲器2的信號交互端相連;所述CPU處理器I的光強信號輸入端與光強檢測模塊3的光強信號輸出端相連;CPU處理器I的編碼信號輸入端與數(shù)據(jù)量化編碼器4的編碼信號輸出端相連;CPU處理器I的CMOS控制信號輸出端與CMOS控制器5的控制信號輸入端相連，同時，圖1中此處的箭頭表示采集到圖像數(shù)據(jù)信息流向方向。CPU處理器I的VGA控制信號輸出端與VGA控制器6的控制信號輸入端相連;CPU處理器I的光柵生成信號輸入端與光柵生成裝置7的信號輸出端相連;CPU處理器I的以太網(wǎng)控制信號輸出端與以太網(wǎng)接口控制器8的控制信號輸入端相連;CPU處理器I的P W M控制信號輸出端與P W M波動控制器9的信號輸入端相連。D D R 2數(shù)據(jù)存儲器2采用MT47H64M16HR芯片。三維數(shù)據(jù)采集裝置還包括頂層控制模塊;頂層控制模塊包括數(shù)據(jù)緩存寫數(shù)據(jù)端、主機端、數(shù)據(jù)緩存讀數(shù)據(jù)端一級時序控制輸出端。
[0022]三維數(shù)據(jù)采集裝置還包括CMOS圖像采集單元10，VGA接口 11、以太網(wǎng)接口 12和LED光源13; CMOS圖像采集單元10的采集控制信號輸入端口與CMOS控制器5的采集控制信號輸出端相連以太網(wǎng)接口 12的控制信號輸入端與以太網(wǎng)接口控制器8的控制信號輸出端相連；L E D光源13的控制信號輸入端與P WM波動控制器9的控制信號輸出端相連，CI3 U處理器I以FPGA系類芯片為核心處理器，核心處理器采用EP3C16F484C8芯片。
[0023]雖然本實用新型已以較佳的實施例公開如上，但其并非用以限定本實用新型，任何熟悉此技術(shù)的人，在不脫離本實用新型的精神和范圍內(nèi)，都可以做各種改動和修飾，因此本實用新型的保護范圍應(yīng)該以權(quán)利要求書所界定的為準(zhǔn)。
【主權(quán)項】
1.一種具有快速數(shù)據(jù)存儲功能的三維數(shù)據(jù)采集裝置，其特征在于，所述三維數(shù)據(jù)采集裝置包括CPU處理器(1)、DDR2數(shù)據(jù)存儲器(2)、光強檢測模塊(3)、數(shù)據(jù)量化編碼器(4)、CM0S控制器(5)、VGA控制器(6)、光柵生成裝置(7)、以太網(wǎng)接口控制器(8)和PffM波動控制器(9);所述CPU處理器(I)的各信號輸入輸出端分別與DDR2數(shù)據(jù)存儲器(2)、光強檢測模塊(3)、數(shù)據(jù)量化編碼器(4)、CMOS控制器(5)、VGA控制器(6)、光柵生成裝置(7)、以太網(wǎng)接口控制器(8)和PffM波動控制器(9)的信號輸出輸入端對應(yīng)相連。2.根據(jù)權(quán)利要求1所述三維數(shù)據(jù)采集裝置，其特征在于，所述CPU處理器(I)的數(shù)據(jù)存儲控制信號交互端與DDR2數(shù)據(jù)存儲器(2)的信號交互端相連;所述CPU處理器(I)的光強信號輸入端與光強檢測模塊(3)的光強信號輸出端相連;所述CPU處理器(I)的編碼信號輸入端與數(shù)據(jù)量化編碼器(4)的編碼信號輸出端相連;所述CPU處理器(I)的CMOS控制信號輸出端與CMOS控制器(5)的控制信號輸入端相連;所述CPU處理器(I)的VGA控制信號輸出端與VGA控制器(6)的控制信號輸入端相連;所述CPU處理器(I)的光柵生成信號輸入端與光柵生成裝置(7)的信號輸出端相連;所述CPU處理器(I)的以太網(wǎng)控制信號輸出端與以太網(wǎng)接口控制器(8)的控制信號輸入端相連;所述CPU處理器(I)的P麗控制信號輸出端與P麗波動控制器(9)的信號輸入端相連。3.根據(jù)權(quán)利要求1所述三維數(shù)據(jù)采集裝置，其特征在于，所述DDR2數(shù)據(jù)存儲器(2)采用MT47H64M16HR芯片。4.根據(jù)權(quán)利要求1所述三維數(shù)據(jù)采集裝置，其特征在于，所述三維數(shù)據(jù)采集裝置還包括CMOS圖像采集單元(10), VGA接口(11)、以太網(wǎng)接口(12)和LED光源(13);所述CMOS圖像采集單元(10)的采集控制信號輸入端口與CMOS控制器(5)的采集控制信號輸出端相連;所述以太網(wǎng)接口(12)的控制信號輸入端與以太網(wǎng)接口控制器(8)的控制信號輸出端相連;所述LED光源(13)的控制信號輸入端與PffM波動控制器(9)的控制信號輸出端相連。5.根據(jù)權(quán)利要求1所述三維數(shù)據(jù)采集裝置，其特征在于，所述CPU處理器(I)采用FPGA系列芯片。6.根據(jù)權(quán)利要求5所述三維數(shù)據(jù)采集裝置，其特征在于，所述CPU處理器(I)采用EP3C16F484C8 芯片。
【專利摘要】本實用新型提出一種具有快速數(shù)據(jù)存儲功能的三維數(shù)據(jù)采集裝置，三維數(shù)據(jù)處理技術(shù)領(lǐng)域。該裝置包括CPU處理器、DDR2數(shù)據(jù)存儲器、光強檢測模塊、數(shù)據(jù)量化編碼器、CMOS控制器、VGA控制器、光柵生成裝置、以太網(wǎng)接口控制器和PWM波動控制器；所述CPU處理器的各信號輸入輸出端分別與DDR2數(shù)據(jù)存儲器、光強檢測模塊、數(shù)據(jù)量化編碼器、CMOS控制器、VGA控制器、光柵生成裝置、以太網(wǎng)接口控制器和PWM波動控制器的信號輸出輸入端對應(yīng)相連。具有存儲量大，處理速度快等特點。
【IPC分類】H04N5/232, H04N5/225
【公開號】CN205385538
【申請?zhí)枴緾N201620163947
【發(fā)明人】王剛, 吳岡, 石磊, 何艷, 孫凱明, 甄海濤, 張宇, 朱明清, 王逸南
【申請人】黑龍江省科學(xué)院自動化研究所
【公開日】2016年7月13日
【申請日】2016年3月3日