本申請涉及通信，具體涉及一種編碼數(shù)據(jù)的處理方法及裝置、芯片、電子設(shè)備、存儲介質(zhì)。

背景技術(shù)：

1、信道編碼是無線通信的重要組成部分，信道編碼的應(yīng)用能夠有效提升信號傳輸?shù)馁|(zhì)量。目前采用的信道編碼的碼率都較為單一，為了讓傳輸信道上的傳輸?shù)谋忍厮俾矢悠ヅ湮锢硇诺赖某休d能力，通常需要對信道編碼后的比特數(shù)據(jù)進(jìn)行打孔(punctured)，刪除掉一些比特，以得到更多碼率的比特數(shù)據(jù)。目前的打孔模式復(fù)雜度較高，高性能譯碼的復(fù)雜度較高。

技術(shù)實(shí)現(xiàn)思路

1、本申請實(shí)施例公開了一種編碼數(shù)據(jù)的處理方法及裝置、芯片、電子設(shè)備、存儲介質(zhì)，使用的打孔模式的復(fù)雜度較低，降低了高性能譯碼的復(fù)雜度。

2、本申請實(shí)施例公開了一種編碼數(shù)據(jù)的處理方法，包括：

3、根據(jù)打孔模式對第一比特數(shù)據(jù)進(jìn)行打孔處理，得到第二比特數(shù)據(jù)；所述第一比特數(shù)據(jù)為經(jīng)過第一碼率的信道編碼得到的比特數(shù)據(jù)；

4、所述打孔模式包括第一打孔序列及第二打孔序列，所述第二打孔序列包括至少兩個連續(xù)且相同的打孔子序列，每個所述打孔子序列分別用于對所述第一比特數(shù)據(jù)中的復(fù)數(shù)數(shù)量個比特進(jìn)行打孔處理，所述復(fù)數(shù)數(shù)量與所述第一碼率對應(yīng)，所述第一打孔序列與所述第二打孔序列不重疊。

5、本申請實(shí)施例公開了一種芯片，包括處理器，

6、所述處理器配置為：根據(jù)打孔模式對第一比特數(shù)據(jù)進(jìn)行打孔處理，得到第二比特數(shù)據(jù)；所述第一比特數(shù)據(jù)為經(jīng)過第一碼率的信道編碼得到的比特數(shù)據(jù)；

7、所述打孔模式包括第一打孔序列及第二打孔序列，所述第二打孔序列包括至少兩個連續(xù)且相同的打孔子序列，每個所述打孔子序列分別用于對所述第一比特數(shù)據(jù)中的復(fù)數(shù)數(shù)量個比特進(jìn)行打孔處理，所述復(fù)數(shù)數(shù)量與所述第一碼率對應(yīng)，所述第一打孔序列與所述第二打孔序列不重疊。

8、本申請實(shí)施例公開了一種編碼數(shù)據(jù)的處理裝置，所述裝置包括：

9、打孔模塊，用于根據(jù)打孔模式對第一比特數(shù)據(jù)進(jìn)行打孔處理，得到第二比特數(shù)據(jù)；所述第一比特數(shù)據(jù)為經(jīng)過第一碼率的信道編碼得到的比特數(shù)據(jù)；

10、所述打孔模式包括第一打孔序列及第二打孔序列，所述第二打孔序列包括至少兩個連續(xù)且相同的打孔子序列，每個所述打孔子序列分別用于對所述第一比特數(shù)據(jù)中的復(fù)數(shù)數(shù)量個比特進(jìn)行打孔處理，所述復(fù)數(shù)數(shù)量與所述第一碼率對應(yīng)，所述第一打孔序列與所述第二打孔序列不重疊。

11、本申請實(shí)施例公開了一種電子設(shè)備，包括如上所述的芯片。

12、本申請實(shí)施例公開了一種電子設(shè)備，包括存儲器及處理器，所述存儲器中存儲有計算機(jī)程序，所述計算機(jī)程序被所述處理器執(zhí)行時，使得所述處理器實(shí)現(xiàn)如上所述的方法。

13、本申請實(shí)施例公開了一種計算機(jī)可讀存儲介質(zhì)，其上存儲有計算機(jī)程序，所述計算機(jī)程序被處理器執(zhí)行時實(shí)現(xiàn)如上所述的方法。

14、本申請實(shí)施例公開的編碼數(shù)據(jù)的處理方法及裝置、芯片、電子設(shè)備、存儲介質(zhì)，根據(jù)打孔模式對第一比特數(shù)據(jù)進(jìn)行打孔處理，得到第二比特數(shù)據(jù)，其中，該第一比特數(shù)據(jù)為經(jīng)過第一碼率的信道編碼得到的比特數(shù)據(jù)，打孔模式包括第一打孔序列及第二打孔序列，第二打孔序列包括至少兩個連續(xù)且相同的打孔子序列，每個打孔子序列分別用于對第一比特數(shù)據(jù)中的復(fù)數(shù)數(shù)量個比特進(jìn)行打孔處理，該復(fù)數(shù)數(shù)量與第一碼率對應(yīng)，第一打孔序列與第二打孔序列不重疊。在本申請實(shí)施例中，打孔模式中包括至少兩個重復(fù)且連續(xù)的打孔子序列，且以復(fù)數(shù)數(shù)量個比特作為一個組合進(jìn)行重復(fù)，該復(fù)數(shù)數(shù)量與第一碼率對應(yīng)，打孔模式更加簡單，打孔模式的復(fù)雜度較低，在進(jìn)行解碼過程時，由于打孔模式的復(fù)雜度較低，解碼更加簡單、快速，降低了高性能譯碼的復(fù)雜度。

技術(shù)特征：

1.一種編碼數(shù)據(jù)的處理方法，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第一碼率包括1/n，所述n為大于1的整數(shù)，所述復(fù)數(shù)數(shù)量個比特為m個比特，所述m為n的正整倍數(shù)。

3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述第二打孔序列用于對所述第一比特數(shù)據(jù)中的m*y個比特進(jìn)行打孔處理，所述y為所述第二打孔序列包含的所述打孔子序列的序列數(shù)量。

4.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述打孔模式用于對所述第一比特數(shù)據(jù)中的x*n個比特進(jìn)行打孔處理，所述x*n個比特組成一個比特序列，所述第一打孔序列用于對所述比特序列中的n個比特進(jìn)行打孔處理，所述第二打孔序列用于對所述比特序列中的x*n-n個比特進(jìn)行打孔處理。

5.根據(jù)權(quán)利要求4所述的方法，其特征在于，在所述比特序列中，所述第一打孔序列對應(yīng)的所述n個比特排列在所述第二打孔序列對應(yīng)的所述x*n-n個比特之前；或者，

6.根據(jù)權(quán)利要求4所述的方法，其特征在于，所述第二打孔序列包括一種打孔子序列，所述打孔子序列的序列數(shù)量為所述x*n-n除以所述m得到的值；或者，

7.根據(jù)權(quán)利要求6所述的方法，其特征在于，在所述第二打孔序列包括多種類型的打孔子序列的情況下，每種類型的打孔子序列的序列數(shù)量相同；和/或，

8.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述方法還包括：

9.根據(jù)權(quán)利要求8所述的方法，其特征在于，所述第二碼率包括x/(n1+x-1)，所述n1為2～n之間的整數(shù)，所述x為大于2的整數(shù)。

10.根據(jù)權(quán)利要求9所述的方法，其特征在于，所述第二碼率包括3/4、7/8、15/16、31/32中的任一種。

11.根據(jù)權(quán)利要求2～10任一項(xiàng)所述的方法，其特征在于，所述打孔子序列包括m/n個保留標(biāo)識及m-m/n個刪除標(biāo)識，所述保留標(biāo)識用于表示保留對應(yīng)的比特，所述刪除標(biāo)識用于表示刪除對應(yīng)的比特。

12.根據(jù)權(quán)利要求11所述的方法，其特征在于，

13.根據(jù)權(quán)利要求2～10任一項(xiàng)所述的方法，其特征在于，所述第一打孔序列包括n1個保留標(biāo)識及n-n1個刪除標(biāo)識，保留標(biāo)識的個數(shù)n1為2～n之間的整數(shù)。

14.一種芯片，其特征在于，包括處理器，

15.一種電子設(shè)備，其特征在于，包括如權(quán)利要求14所述的芯片。

16.一種編碼數(shù)據(jù)的處理裝置，其特征在于，所述裝置包括：

17.一種電子設(shè)備，其特征在于，包括存儲器及處理器，所述存儲器中存儲有計算機(jī)程序，所述計算機(jī)程序被所述處理器執(zhí)行時，使得所述處理器實(shí)現(xiàn)如權(quán)利要求1～13任一項(xiàng)所述的方法。

18.一種計算機(jī)可讀存儲介質(zhì)，其上存儲有計算機(jī)程序，其特征在于，所述計算機(jī)程序被處理器執(zhí)行時實(shí)現(xiàn)如權(quán)利要求1～13任一項(xiàng)所述的方法。

技術(shù)總結(jié)
本申請實(shí)施例公開了一種編碼數(shù)據(jù)的處理方法及裝置、芯片、電子設(shè)備、存儲介質(zhì)。該方法，包括：根據(jù)打孔模式對第一比特數(shù)據(jù)進(jìn)行打孔處理，得到第二比特數(shù)據(jù)；所述第一比特數(shù)據(jù)為經(jīng)過第一碼率的信道編碼得到的比特數(shù)據(jù)；所述打孔模式包括第一打孔序列及第二打孔序列，所述第二打孔序列包括至少兩個連續(xù)且相同的打孔子序列，每個所述打孔子序列分別用于對所述第一比特數(shù)據(jù)中的復(fù)數(shù)數(shù)量個比特進(jìn)行打孔處理，所述復(fù)數(shù)數(shù)量與所述第一碼率對應(yīng)，所述第一打孔序列與所述第二打孔序列不重疊。上述的編碼數(shù)據(jù)的處理方法及裝置、芯片、電子設(shè)備、存儲介質(zhì)，使用的打孔模式的復(fù)雜度較低，也降低了高性能譯碼的復(fù)雜度。

技術(shù)研發(fā)人員：李成林,韓澤宇
受保護(hù)的技術(shù)使用者：哲庫科技（上海）有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/10/10