專利名稱：譯碼器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)執(zhí)行譯碼操作的譯碼器，亦即對(duì)在多個(gè)話音數(shù)據(jù)信道上的話音數(shù)據(jù)進(jìn)行編碼和解碼操作的譯碼器。本發(fā)明特別用于CEPT標(biāo)準(zhǔn)話音數(shù)據(jù)和GSM標(biāo)準(zhǔn)話音數(shù)據(jù)間的譯碼。


圖1表示摩托羅拉(Motorola)GSM蜂窩式無(wú)線基站的一個(gè)譯碼器電路板，此電路板支持30個(gè)業(yè)務(wù)信道，在蜂窩式無(wú)線通信系統(tǒng)一側(cè)上的一個(gè)時(shí)分多路通道和在電話交換機(jī)一側(cè)上的一個(gè)2.048Mbit/s串行CEPT鏈路之間提供接口，TDM接口10和CEPT接口11分別為在蜂窩式無(wú)線通信系統(tǒng)一側(cè)上和交換機(jī)一側(cè)上編碼和解碼的話音提供輸入和輸出。每一個(gè)業(yè)務(wù)信道使用一個(gè)40MIP/80MHz的標(biāo)號(hào)為XCDR1-XCDR30的譯碼器來(lái)實(shí)現(xiàn)。在圖左邊的TDM通道12載有壓縮話音信息GSM(對(duì)于一個(gè)數(shù)據(jù)呼叫來(lái)說(shuō)，為額定傳輸率的數(shù)據(jù))，圖右邊的CEPT鏈路13載有未壓縮語(yǔ)言信息(對(duì)于一個(gè)數(shù)據(jù)呼叫來(lái)說(shuō)，為額定傳輸率的數(shù)據(jù))。TDM到CEPT的方向稱做上行鏈路，由CEPT到TDM則稱做下行鏈路。
圖2表示圖1中譯碼器之一(如XCDR1)的結(jié)構(gòu)的簡(jiǎn)要的第一層分解。圓圈20、21、22和23代表四種功能，它們支持單個(gè)業(yè)務(wù)信道要求的譯碼，一個(gè)SIO中斷20執(zhí)行GSM08.60中所規(guī)定的功能并由每隔125微秒的中斷信號(hào)啟動(dòng)，上行鏈路圓圈22代表執(zhí)行在GSM06.10中規(guī)定的GSM語(yǔ)言解碼所需的所求處理和按GSM06.31規(guī)定的上行鏈路GSM不連續(xù)傳輸功能，它在數(shù)據(jù)呼叫時(shí)也執(zhí)行如同GSM08.20規(guī)定的傳輸率適配的功能，下行鏈路圓圈21代表執(zhí)行在GSM06.10中規(guī)定的GSM語(yǔ)言編碼所需的所有處理和按GSM06.31規(guī)定的下行鏈路GSM不連續(xù)傳輸功能，它在數(shù)據(jù)呼叫時(shí)，也執(zhí)行如同GSM08.20規(guī)定的傳輸率適配的功能，核心程序圓圈23包含按GSM06.10，GSM08.60、GSM03.05和GSM06.31中所規(guī)定的順序和對(duì)于數(shù)據(jù)呼叫按GSM08.20、GSM08.60和GSM03.05所規(guī)定的順序來(lái)調(diào)度上行鏈路和下行鏈路任務(wù)的例行程序。這個(gè)核心程序以SIO20收到的每125微秒中斷為基準(zhǔn)安排時(shí)間，并配置了一個(gè)2-1的下行鏈路-上行鏈路時(shí)間分片機(jī)制。這樣它提供二個(gè)相繼的125微秒時(shí)隙給下行鏈路處理之后提供一個(gè)時(shí)隙給上行鏈路處理。
其缺點(diǎn)是SIO20減少了留給另三個(gè)功能圓圈的時(shí)間總量使得每個(gè)業(yè)務(wù)信道都要求一個(gè)DSP，這要求一塊獨(dú)立的譯碼器電路板上有30個(gè)DSP來(lái)支持30個(gè)信道，因此，使設(shè)備非常昂貴。
2-1時(shí)間分片機(jī)制有二個(gè)主要缺點(diǎn)，第一，一個(gè)子信道可以得到執(zhí)行任務(wù)的機(jī)會(huì)，盡管這個(gè)子信道并沒(méi)有要完成的任務(wù)。第二，如果一個(gè)子信道的任務(wù)在分配給它的時(shí)隙終了前完成，余下的時(shí)間沒(méi)有其它任務(wù)可執(zhí)行，成為空閑被浪費(fèi)了。固定的時(shí)間分割器禁止一個(gè)子信道任務(wù)在另一個(gè)子信道時(shí)間片周期內(nèi)執(zhí)行。
這就需要一個(gè)改進(jìn)的譯碼器。
按照本發(fā)明所提供的譯碼器在多個(gè)話音數(shù)據(jù)信道上實(shí)行話音數(shù)據(jù)的譯碼操作，它包含一個(gè)輸入輸出編碼話音數(shù)據(jù)的第一接口;一個(gè)輸入輸出解碼話音數(shù)據(jù)的第二接口;至少一個(gè)譯碼器處理器，用以對(duì)安排在至二個(gè)話音數(shù)據(jù)信道上的話音數(shù)據(jù)實(shí)行譯碼操作;一個(gè)與第一、第二接口以及至少一個(gè)譯碼器處理器連接的輸入/輸出處理器，用來(lái)控制第一、第二接口和至少一個(gè)譯碼器處理器之間的數(shù)據(jù)流。從而輸入/輸出處理器控制至少一個(gè)譯碼器處理器，以使在給定的時(shí)間和在選定的信道上實(shí)行譯碼操作。
按照本發(fā)明的一個(gè)譯碼器提供了一種更為高效的結(jié)構(gòu)，在這種結(jié)構(gòu)中可能有多個(gè)(例如四個(gè))譯碼器處理器，但至少一個(gè)譯碼器處理器由輸入/輸出處理器控制，為一個(gè)以上的信道實(shí)行譯碼操作。
發(fā)現(xiàn)可容易地用5個(gè)DSP為8個(gè)信道實(shí)行譯碼操作，這表示所要求的處理器數(shù)減少了3/8。使用此新的優(yōu)良結(jié)構(gòu)，圖1中的30個(gè)DSP可代之以20個(gè)DSP。
本說(shuō)明中所引用的縮略詞意義如下CEPT郵電通信歐洲委員會(huì)DSP數(shù)據(jù)信號(hào)處理器FEP前端處理器GSM分組專用移動(dòng)通信，亦即泛歐數(shù)字蜂窩式標(biāo)準(zhǔn)。
TDM時(shí)分多路SIO串行輸入/輸出XCDR譯碼器XDSP譯碼器數(shù)字信號(hào)處理器在附圖中圖1表示一個(gè)應(yīng)用先有技術(shù)的譯碼器電路板的方框圖;
圖2表示圖1中單個(gè)譯碼器處理器(XCDRDSP)處理功能的數(shù)據(jù)流的示意圖;
圖3表示按照本發(fā)明的譯碼器電路的方框圖;
圖4表示數(shù)據(jù)流示意圖，它解釋圖3的FEP和DSP的最佳運(yùn)行情況;
圖5表示圖4中SIO中斷程序的優(yōu)選運(yùn)行的一個(gè)流程圖;以及圖6表示圖3每個(gè)譯碼器處理器(XDSP)的優(yōu)選運(yùn)行的數(shù)據(jù)流示意圖;
參照?qǐng)D3，所示的譯碼電路包含一個(gè)前端處理器(FEP)100和四個(gè)譯碼器數(shù)據(jù)信號(hào)處理器(DSP)101、102、103與104，在FEP100和每個(gè)XDSP之間是雙端口隨機(jī)存取存儲(chǔ)器(DPRAM)105、106、107與108，分別與XDSP101、102、103、104相連，在這個(gè)方框圖中，粗實(shí)線表示數(shù)據(jù)的流，而破折線則表示FEP100對(duì)XDSP101-104的控制。
全部四個(gè)XDSP100-104均為40MIP/80MHz的DSP，諸如摩托羅拉的56000系列，每個(gè)DPRAM105-108之容量是2K×8比特。
FEP100接到一個(gè)TDM接口(諸如圖1的接口10)和一個(gè)CEPT接口(諸如圖1的接口11)。FEP100為全部受支撐的8個(gè)信道執(zhí)行上行鏈路和下行鏈路的輸入與輸出。破折線109代表沿所示方向發(fā)出中斷，即是從FEP100到每個(gè)XDSP101-104。圖示的其余的交互作用包括與DPRAM105-108的交互作用結(jié)合圖4進(jìn)行說(shuō)明。
參照?qǐng)D4，圖中示出了圖3的DPRAM105-108而所示的圓圈200代表由FEP100執(zhí)行的那些功能。這些都將在后面結(jié)合圖5，予以更詳細(xì)說(shuō)明。
在圖4中，所示的數(shù)據(jù)流線110和111表示與圖3中相同的數(shù)據(jù)流線相應(yīng)的下行數(shù)據(jù)輸出和上行數(shù)據(jù)輸入，而所示的數(shù)據(jù)流線112和113則表示與圖3中相同的數(shù)據(jù)流線相應(yīng)的下行數(shù)據(jù)輸入和上行數(shù)據(jù)輸出。
SIO中斷程序200為使用4個(gè)XDSP101-104的8個(gè)業(yè)務(wù)信道實(shí)行串行輸入和輸出。在輸入數(shù)據(jù)塊能進(jìn)行處理時(shí)，SIO中斷程序200僅中斷處理器101-104。在下行鏈路方向上，通過(guò)FEP和DPRAM之間的數(shù)據(jù)塊是160字節(jié)的未經(jīng)壓縮的語(yǔ)言，在存儲(chǔ)器和FEP及DSP處理器之間的另一些數(shù)據(jù)塊是可變的，與先前的裝置相反，在那里每逢SIO中斷就執(zhí)行一次中斷程序?，F(xiàn)在每個(gè)XD-SP101-104各為二個(gè)業(yè)務(wù)信道執(zhí)行上行鏈路，下行鏈路和核心的任務(wù)。
FEPSIO200有二個(gè)主要功能要完成，它在每次中斷時(shí)必須把TDM/CEPT數(shù)據(jù)轉(zhuǎn)換到圖3的合適的DPRAM或轉(zhuǎn)換來(lái)自后者的TDM/CEP數(shù)據(jù)，同時(shí)它必須支持8個(gè)信道(與先前技術(shù)中僅支持一個(gè)信道相反)，F(xiàn)EP100完成這些功能是借助于圖5所示的內(nèi)外二個(gè)嵌套的流程環(huán)。
參照?qǐng)D5，圖中示出一個(gè)連續(xù)串行輸入輸出中斷例行子程序，它組成圖4中的數(shù)據(jù)流圓圈200。
圖5中從程序500開(kāi)始，程序等待一個(gè)來(lái)自TDM接口10或來(lái)自CEPF接口11的中斷，一旦收到一個(gè)中斷(流程501)，程序就進(jìn)到流程502，計(jì)數(shù)器N置1。此計(jì)數(shù)器表示信道號(hào)數(shù)，程序現(xiàn)在為8個(gè)信道依次從第1個(gè)到第8個(gè)開(kāi)始譯碼，流程502以后，調(diào)用上行鏈路輸入任務(wù)(流程503)，也就是從上行鏈路數(shù)據(jù)輸入線110讀入數(shù)據(jù)，假如流程504判定有足夠的數(shù)據(jù)來(lái)進(jìn)行完整數(shù)據(jù)塊的譯碼，流程505中就生成一個(gè)中斷，它(在N＝1或2時(shí))被送到XDSP101，GSM08.60提供在流程505中生成一個(gè)中斷之前所需數(shù)據(jù)塊的大小的說(shuō)明，在N＝3或4時(shí)，中斷被送到XDSP102等等一直到N＝5到8，如果數(shù)據(jù)不足，程序從流程504進(jìn)到流程506，調(diào)用下行鏈路輸入任務(wù)，也就是從流線113讀入數(shù)據(jù)。如果處理需要的數(shù)據(jù)是足夠的(流程507)，即160字節(jié)的未壓縮語(yǔ)言，則再次發(fā)出一個(gè)中斷到XDSP101(流程508)，同樣，程序通過(guò)流程509到512，其中上行鏈路數(shù)據(jù)在流線112上輸出而下行鏈路數(shù)據(jù)則在流線111上輸出。最后程序進(jìn)到流程520，其中計(jì)數(shù)器N加1，準(zhǔn)備處理信道2，程序從流程521循環(huán)到503，對(duì)信道2重復(fù)流程503到512，生成的中斷再次送到XDSP101。
當(dāng)計(jì)數(shù)器再加1時(shí)，流程503到512輸入數(shù)據(jù)到DPRAM106并從DPARM106輸出數(shù)據(jù)，生成中斷送到XDSP102。同樣，在N＝4或5時(shí)，數(shù)據(jù)讀入DPRAM107或從它輸出，并生成中斷送到XD-SP103，而在N＝7或8時(shí)數(shù)據(jù)向DPRAM108讀入或從它輸出，且生成的中斷送到XDSP104。
最后，在N＝8時(shí)，程序回到流程500，等待下一個(gè)中斷，從而重復(fù)整個(gè)程序。
在這種方式中，數(shù)據(jù)塊建立在各存儲(chǔ)器105-108中，當(dāng)執(zhí)行譯碼器任務(wù)所需的數(shù)據(jù)充足時(shí)，這個(gè)任務(wù)才在相應(yīng)的譯碼器XDSP101-104中被啟動(dòng)。同樣，在當(dāng)譯碼器已經(jīng)完成其任務(wù)并且將一幀完整的數(shù)據(jù)塊送到存儲(chǔ)器105-108之一時(shí)，這些數(shù)據(jù)才可以在流線111或112上輸出。
現(xiàn)在來(lái)看圖6，這是一個(gè)全面的流程意圖，用來(lái)說(shuō)明譯碼器XDSP101的操作。這個(gè)譯碼器為信道1和信道2執(zhí)行話音編碼(下行鏈路)和解碼(上行鏈路)操作，圖中“1”和“2”代表相應(yīng)的信道，圖6中的核心程序600控制全部任務(wù)管理，接收?qǐng)D5的來(lái)自流程505、508的中斷，四個(gè)處理圓圈601-604分別代表信道1和2的上行鏈路處理以及信道1和2的下行鏈路處理。圓圈601包含一個(gè)如同在現(xiàn)有技術(shù)中的話音解碼程序，而圓圈603則包含一個(gè)如同現(xiàn)有技術(shù)中的話音編碼程序。園圈602和604包含與園圈601和601相同的程序，不過(guò)是在代表不同信道中的不同數(shù)據(jù)塊進(jìn)行操作。
SIO中斷程序200安排上行鏈路和下行鏈路任務(wù)的順序，與GSM06.10、GSM03.05、GSM06.31以及GSM08.60中所列相同。
在上述安排中，沒(méi)有固定的時(shí)分片進(jìn)程以阻止一個(gè)子信道的任務(wù)在另外的子信道的時(shí)間分片周期中執(zhí)行，這是由于，沒(méi)有設(shè)置上行鏈路和下行鏈路的時(shí)間片。要在SIO中斷程序200判定是否有足夠數(shù)據(jù)可用于安排來(lái)自每一個(gè)子信道的下一個(gè)任務(wù)。對(duì)于不需要更多的數(shù)據(jù)來(lái)安排任一給定子信道的下一個(gè)任務(wù)的情況與對(duì)于在同一時(shí)間來(lái)自二個(gè)或更多子信道的一些任務(wù)已經(jīng)就緒等待執(zhí)行的情況，用同樣的方法來(lái)處理。核心程序被設(shè)計(jì)成一次只允許執(zhí)行一子信道的一個(gè)任務(wù)，然后由這個(gè)核心程序決定序列中的下一個(gè)子信道是否有任務(wù)要執(zhí)行，并加以執(zhí)行。圖2中先有技術(shù)的核心程序23由監(jiān)視指針來(lái)決定等待執(zhí)行的子信道任務(wù)數(shù)，這些指針由SIO保持，它指出上行鏈路與下行鏈路輸入數(shù)據(jù)的幀位置，但在新設(shè)計(jì)中，核心程序包含一個(gè)中斷處理例行程序，它的責(zé)任是使用來(lái)自前端處理器的中斷中的信息以及已對(duì)當(dāng)前幀和子信道執(zhí)行的任務(wù)數(shù)的了解，計(jì)算出尚未對(duì)每個(gè)子信道的當(dāng)前幀執(zhí)行的任務(wù)數(shù)。
模擬結(jié)果已以表明，在此情況下有可能使用5個(gè)數(shù)字信號(hào)處理器(DSP)來(lái)支持8個(gè)業(yè)務(wù)信道的譯碼，而不是用8個(gè)DSP。從模擬中也可推測(cè)沒(méi)有可能用一單個(gè)DSP來(lái)支持一個(gè)以上信道的譯碼。
本裝置具有的好處是可少使用一些昂貴的數(shù)字信號(hào)處理器?？捎眠\(yùn)行速度較慢的處理器(費(fèi)用少)作前端處理器100而采用速度較快的一些處理器(費(fèi)用多些)作譯碼器DSP101-104，這可以更節(jié)省費(fèi)用。另外，因此而富余的處理能力還可用于更復(fù)雜的譯碼器處理器，諸如即將出現(xiàn)的GSM半速率編碼譯碼器，還能利用。
一個(gè)在技術(shù)上訓(xùn)練有素者，很容易對(duì)此作出種種修改，例如給XDSP101-104之一分配二個(gè)信道，如能采用足夠容量的DSP，則可給每個(gè)DSP分配3個(gè)或4個(gè)信道?；蛘邔?duì)某些特定的DSP信道分配可以是動(dòng)態(tài)的，使得任一可用的DSP能在一給定時(shí)間執(zhí)行任何所要求的任務(wù)，只要一個(gè)特定信道的所有必要信道參數(shù)對(duì)于分配到這個(gè)信道上的那個(gè)DSP來(lái)說(shuō)是合適的。這樣的配置將具有一定的耐久性，即使一個(gè)DSP發(fā)生故障也不會(huì)妨礙一個(gè)特定信道的使用。
還有一種配置方式是選定的DSP(例如XDSP101和XDSP102)可設(shè)置成完成編碼操作，而選定的另外一些DSP(例如XDSPs103和XDSPs104)可設(shè)置成完成解碼操作。
權(quán)利要求
1.對(duì)安置在多個(gè)話音數(shù)據(jù)信道上的話音數(shù)據(jù)進(jìn)行譯碼操作的一個(gè)譯碼器，其特征在于它包含一個(gè)用于輸入和輸出編碼話音數(shù)據(jù)的第一接口(10)；一個(gè)用于輸入和輸出解碼話音數(shù)據(jù)的第二接口(11)；至少一個(gè)對(duì)設(shè)置在至少2個(gè)話音數(shù)據(jù)信道上的話音數(shù)據(jù)進(jìn)行譯碼操作的譯碼器處理器(101-104)；一個(gè)輸入/輸出處理器(100)，該處理器連接到第一、第二接口和至少一個(gè)譯碼器處理器，用于控制第一、第二接口和至少一個(gè)譯碼器處理器之間的數(shù)據(jù)流，從而控制此至少一個(gè)的譯碼器處理器在給定時(shí)間為一個(gè)選定的信道實(shí)行譯碼操作。
2.根據(jù)權(quán)利要求1的一個(gè)譯碼器，它包含與至少一個(gè)譯碼器處理器連接的存儲(chǔ)器裝置(105-108)，用來(lái)存儲(chǔ)此至少一個(gè)的譯碼器處理器和輸入/輸出處理器之間的緩沖數(shù)據(jù)。
3.根據(jù)權(quán)利要求1和2的一個(gè)譯碼器，它還包含中斷聯(lián)接裝置(109)，用于由輸入/輸出處理器去中斷至少一個(gè)譯碼器處理的操作。
4.根據(jù)以上權(quán)利要求的任一條的一個(gè)譯碼器，其中譯碼器處理器設(shè)置成用來(lái)對(duì)安置在至少2個(gè)信道上的數(shù)據(jù)執(zhí)行編碼和解碼操作。
5.根據(jù)上述權(quán)利要求任一條的一個(gè)譯碼器，它包括多個(gè)譯碼器處理器，其中輸入/輸出處理器設(shè)置成用來(lái)循環(huán)地控制多個(gè)譯碼器處理器的譯碼任務(wù)。
6.根據(jù)以上權(quán)利要求的任一條的一個(gè)譯碼器，它包含多個(gè)譯碼器處理器，用來(lái)在至少8個(gè)信道上在CEPT標(biāo)準(zhǔn)話音數(shù)據(jù)和GSM標(biāo)準(zhǔn)話音數(shù)據(jù)之間進(jìn)行譯碼。
7.根據(jù)以上權(quán)利要求的任一條的一個(gè)譯碼器，其中的至少一個(gè)譯碼器處理器是一個(gè)相對(duì)高速的處理器而輸入/輸出處理器則是相對(duì)低速的處理器。
8.在多個(gè)話音數(shù)據(jù)信道上進(jìn)行編碼和解碼操作的一個(gè)譯碼器，其特征在于它包含一個(gè)第一處理器(100)，用來(lái)控制信道的輸入和輸出數(shù)據(jù)流;多個(gè)其它的處理器(101-104)，被連接到第一處理器，用來(lái)接收從第一處理器發(fā)出的數(shù)據(jù)和中斷以及將數(shù)據(jù)傳給前端處理器;還有存儲(chǔ)器裝置(105-108)，分別與所述多個(gè)其它處理器中各相應(yīng)處理器連接，有來(lái)存放第一處理器和所述多個(gè)其它處理器之間的緩沖數(shù)據(jù)，因而所述多個(gè)其它處理器中的每一個(gè)處理器均由第一處理器控制，對(duì)一個(gè)以上信道實(shí)行編碼和/或解碼操作。
全文摘要
本發(fā)明的譯碼器，包含一個(gè)用于輸入和輸出編碼話音數(shù)據(jù)的第一接口，用于輸入和輸出解碼話音數(shù)據(jù)的第二接口；至少一個(gè)對(duì)至少2個(gè)話音數(shù)據(jù)信道上的話音數(shù)據(jù)進(jìn)行譯碼操作的譯碼器處理器；以及與第一、第二接口和至少一個(gè)譯碼器處理器連接的、用以控制所述接口和至少一個(gè)譯碼器處理器之間的數(shù)據(jù)流的輸入/輸出處理器。這個(gè)輸入/輸出處理器控制至少一個(gè)譯碼器處理器，使它在一個(gè)給定時(shí)間對(duì)一個(gè)選定的信道實(shí)行譯碼操作。
文檔編號(hào)H04W88/18GK1091572SQ93114719
公開(kāi)日1994年8月31日 申請(qǐng)日期1993年11月25日 優(yōu)先權(quán)日1992年11月28日
發(fā)明者梅易克·卡帕迪阿, 格瑞漢姆·瓊森, 巴瑞·M·肯 申請(qǐng)人:莫托羅拉有限公司