專利名稱：抖動(dòng)抑制電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種抖動(dòng)抑制電路，用于消除包含在同步基準(zhǔn)時(shí)鐘信號中的抖動(dòng)成份，由同步網(wǎng)絡(luò)把該同步基準(zhǔn)時(shí)鐘信號提供給開關(guān)系統(tǒng)中的鎖相環(huán)(以下稱為PLL)電路以使PLL電路隨之發(fā)生一個(gè)時(shí)鐘信號，以便于穩(wěn)定來自PLL電路的時(shí)鐘信號。
參見

圖1，其中表示出現(xiàn)有PLL電路的方框圖，該P(yáng)LL電路被標(biāo)為標(biāo)號10。如該圖所示，現(xiàn)有的PLL電路10包括相差檢測器11、微處理器12、數(shù)/模(以下稱為D/A)轉(zhuǎn)換器13、壓控振蕩器(以下稱為VCO)14和頻分器15。頻分器15把來自VCO14的時(shí)鐘信號的頻率進(jìn)行分割并把該已分割頻中的時(shí)鐘信號送到相差檢測器11，該相差檢測器11也接收一個(gè)從同步網(wǎng)絡(luò)通過基準(zhǔn)時(shí)鐘接收器1和帶通濾波器2所提供的同步基準(zhǔn)時(shí)鐘信號。然后相差檢測器1檢測一個(gè)預(yù)定時(shí)間單位的同步基準(zhǔn)時(shí)鐘信號與頻分時(shí)鐘信號之間的相位差，由此產(chǎn)生相差檢測數(shù)據(jù)。在每個(gè)預(yù)定時(shí)間單位微處理器12掃描來自相差檢測器11的相差檢測數(shù)據(jù)，并對其進(jìn)行分析，然后產(chǎn)生以該分析結(jié)果為基礎(chǔ)的校正數(shù)據(jù)并將該校正數(shù)據(jù)提供給D/A轉(zhuǎn)換器13。D/A轉(zhuǎn)換器13把來自微處理器12的校正據(jù)轉(zhuǎn)換成電壓，用于VCO14的控制。VCO14根據(jù)來自D/A轉(zhuǎn)換器13的控制電壓控制其輸出時(shí)鐘信號的相位。來自VCO14的時(shí)鐘信號通過頻率合成器/分配器電路3被加給開關(guān)系統(tǒng)。
在上述現(xiàn)有的PLL電路10中，當(dāng)同步基準(zhǔn)時(shí)鐘信號無抖動(dòng)成份時(shí)，來自VCO14的時(shí)鐘信號可以被穩(wěn)定。但是，在抖動(dòng)成份被包含在同步基準(zhǔn)時(shí)鐘信號中時(shí)，其在VCO14的控制上具有一個(gè)影響，導(dǎo)致在來自VCO14的時(shí)鐘信號的相位中的一個(gè)變化。在這種情況下，來自VCO14的時(shí)鐘信號不能被穩(wěn)定。
因此，鑒于上述問題而提出本發(fā)明，本發(fā)明的一個(gè)目的是提供一種抖動(dòng)抑制電路，用于消除包含在由同步網(wǎng)絡(luò)提供給開關(guān)系統(tǒng)中的PLL電路的同步基準(zhǔn)時(shí)鐘信號中的抖動(dòng)成份，以使PLL電路隨之發(fā)生一個(gè)時(shí)鐘信號，從而穩(wěn)定來自PLL電路的時(shí)鐘信號。
根據(jù)本發(fā)明，上述和其他的目的可以通過提供這樣一種抖動(dòng)抑制電路來實(shí)現(xiàn)上述抖動(dòng)抑制電路用于消除包含在由同步網(wǎng)絡(luò)提供給開關(guān)系統(tǒng)中的鎖相環(huán)電路的同步基準(zhǔn)時(shí)鐘信號中的抖動(dòng)成份，鎖相環(huán)電路根據(jù)來自同步網(wǎng)絡(luò)的同步基準(zhǔn)時(shí)鐘信號發(fā)生一個(gè)時(shí)鐘信號，其特征在于包括第一裝置，用于響應(yīng)來自同步網(wǎng)絡(luò)的同步基準(zhǔn)時(shí)鐘信號和來自鎖相環(huán)電路的時(shí)鐘信號的一個(gè)頻分信號而產(chǎn)生第一信號；第二裝置，用于把來自第一裝置的第一信號的相位延遲第一所需角度以產(chǎn)生第二信號并且把來自同步網(wǎng)絡(luò)的同步基準(zhǔn)時(shí)鐘信號的相位延遲第二所需角度以產(chǎn)生第三信號；第三裝置，用響應(yīng)來自第一裝置的第一信號和來自同步網(wǎng)絡(luò)的同步基準(zhǔn)時(shí)鐘信號而產(chǎn)生第四信號；第四裝置，用于響應(yīng)來自第二裝置的第二和第三信號而產(chǎn)生第五信號；第五裝置，用于響應(yīng)來自第三裝置的第四信號和來自第四裝置的第五信號而產(chǎn)生第六信號并且把所產(chǎn)生的第六信號作為同步基準(zhǔn)時(shí)鐘信號輸出給鎖相環(huán)電路。
第一裝置包括乘法器，用于把來自同步網(wǎng)絡(luò)的同步基準(zhǔn)時(shí)鐘信號乘以來自鎖相環(huán)電路的頻分時(shí)鐘信號；低通濾波器，用于對來自乘法器的輸出信號進(jìn)行低通濾波；和放大器，用于把來自低通濾波器的輸出信號放大預(yù)定的程度并把所放大的信號作為第一信號輸出給第二和第三裝置。
第二裝置包括第一相位延遲電路，用于把來自第一裝置的第一信號的相位延遲第一所需角度并把該已延遲的信號作為第二信號輸出給第四裝置；和第二相位延遲電路，用于把來自同步網(wǎng)絡(luò)的同步基準(zhǔn)時(shí)鐘信號的相位延遲第二所需角度并把該已延遲的信號作為第三信號輸出給第四裝置。
第三裝置包括乘法器，用于把來自同步網(wǎng)絡(luò)的同步基準(zhǔn)時(shí)鐘信號乘以來自第一裝置的第一信號并把該相乘結(jié)果作為第四信號輸出給第五裝置。
第四裝置包括乘法器，用于把來自第二裝置的第二信號乘以來自第二裝置的第三信號并把相乘的結(jié)果作為第五信號輸出給第五裝置。
第五裝置包括加法器，用于把來自第三裝置的第四信號同來自第四裝置的第五信號相加；和計(jì)數(shù)器，用于響應(yīng)來自加法器的輸出信號而執(zhí)行計(jì)數(shù)操作以產(chǎn)生第六信號并把所產(chǎn)生的第六信號輸出給鎖相環(huán)電路。
第一相位延遲電路把來自第一裝置的第一信號的相位延遲90°并把該延遲信號作為第二信號輸出給第四裝置。
第二相位延遲電路把來自同步網(wǎng)絡(luò)的同步基準(zhǔn)時(shí)鐘信號的相位延遲90°并把該延遲信號作為第三信號輸出給第四裝置。
放大器把來自低通濾波器的輸出信號放大兩倍并把放大后的信號作為第一信號輸出給第二和第三裝置。
通過同附圖相結(jié)合的下列詳細(xì)描述可以更清楚地了解本發(fā)明的上述和其他的目的、特征和優(yōu)點(diǎn)。
圖1是現(xiàn)有PLL電路的方框圖；圖2是使用本發(fā)明的抖動(dòng)抑制電路的PLL電路的方框圖。
參見圖2，這里示出了本發(fā)明的抖動(dòng)抑制電路的PLL電路的方框圖。在該圖中，用標(biāo)號20表示抖動(dòng)抑制電路，用標(biāo)號30表示PLL電路。抖動(dòng)抑制電路20包括乘法器21—23、低通濾波器25、放大器26、相位延遲電路27和28、計(jì)數(shù)器29和加法器24。PLL電路30包括相差檢測器31、積分器/低通濾波器電路32、VCO33和計(jì)數(shù)器34。
當(dāng)接收到由同步網(wǎng)絡(luò)提供的含有抖動(dòng)成份的同步基準(zhǔn)時(shí)鐘信號時(shí)，抖動(dòng)抑制電路20消除其中的抖動(dòng)成份以給PLL電路30提供一個(gè)純凈的同步基準(zhǔn)時(shí)鐘信號。在PLL電路30中，計(jì)數(shù)器34響應(yīng)來自VCO33的時(shí)鐘信號而執(zhí)行計(jì)數(shù)操作以分割其頻率。相差檢測器31檢測來自計(jì)數(shù)器34的頻分時(shí)鐘信號和來自抖動(dòng)抑制電路20的同步基準(zhǔn)時(shí)鐘信號之間的相位差。作為檢測的結(jié)果，相差檢測器31給積分器/低通濾波電路32提供一個(gè)相位差檢測信號。積分器/低通濾波電路32對來自相位差檢測器31的相位差檢測信號進(jìn)行積分和低通濾波以產(chǎn)生一個(gè)用于VCO33的控制的電壓。VCO33響應(yīng)來自積分器/低通濾波電路32的控制電壓來控制其輸出時(shí)鐘信號的相位。
在抖動(dòng)抑制電路20中，乘法器21把來自同步網(wǎng)絡(luò)的同步基準(zhǔn)時(shí)鐘信號乘以來自計(jì)數(shù)器34的頻分時(shí)鐘信號并把相乘的結(jié)果提供給低通濾波器25。低通濾波器25對來自乘法器21的輸出信號進(jìn)行低通濾波并把該低通濾波信號提供給放大器26，該放大器26把所提供的信號放大兩倍并把該放大信號提供給乘法器22和相位延遲電路27。乘法器22把來自同步網(wǎng)絡(luò)的同步基準(zhǔn)時(shí)鐘信號乘以來自放大器26的輸出信號并把相乘結(jié)果提供給加法器24。相位延遲電路27把來自放大器26的輸出信號的相位延遲90°。相應(yīng)延遲電路28將來自同步網(wǎng)絡(luò)的同步基準(zhǔn)時(shí)鐘信號延遲90°。乘法器23把來自相位延遲電路27的輸出信號乘以來自相位延遲電路28的輸出信號并把相乘的結(jié)果提供給加法器24。加法器24把乘法器22的輸出信號同乘法器23的輸出信號相加并把相加結(jié)果提供給計(jì)數(shù)器29，計(jì)數(shù)器29響應(yīng)加法器24的輸出信號而執(zhí)行計(jì)數(shù)操作以產(chǎn)生將提供給PLL電路31中的相差檢測器31的純凈的同步基準(zhǔn)時(shí)鐘信號。
下面將詳細(xì)描述根據(jù)本發(fā)明的帶有上述結(jié)構(gòu)的抖動(dòng)抑制電路20的工作。
當(dāng)由同步網(wǎng)絡(luò)提供給乘法器21的同步基準(zhǔn)時(shí)鐘信號S(t)包含抖動(dòng)成份時(shí)，其可以由下列等式1表示s(t)=COS(Wct+Kf∫J(τ)dτ)---(1)]]>其中Kf∫J(τ)dτ是抖動(dòng)成份。
由PLL電路30中的計(jì)數(shù)器34提供給乘法器21的頻分時(shí)鐘信號C(t)可以由下式2表示C(t)＝COS(Wct＋ε)………………………………(2)其中，ε是時(shí)鐘信號S(t)和C(t)之間的相位差。
乘法器21把等式1的同步基準(zhǔn)時(shí)鐘信號S(t)乘以等式2的頻分時(shí)鐘信號C(t)并把相乘結(jié)果提供給低通濾波器25。在這種情況下，乘法器21的輸出信號M1(t)可以由下式3表示M1(t)=S(t)·C(t)=COS[Wct+ϵ]·COS(Wct+Kf∫J]]>(τ)dτ)=1/2{COS(2Wct+ϵ+Kf∫J(τ)dτ)+COS]]>(Kf∫J(τ)dτ-ϵ)}---(3)]]>當(dāng)乘法器21的輸出信號M1(t)由低通濾波器25進(jìn)行低通濾波時(shí)，等式3的第一項(xiàng)被消除。放大器26把低通濾波器25的輸出信號放大兩倍，并把該放大信號提供給乘法器22和相位延遲電路27，在這種情況下，放大器26的輸出信號M2(t)可以由下式給出M2(t)=COS(Kf∫J(τ)dτ-ϵ)---(4)]]>相位延遲電路27把放大器26的輸出信號M2(t)延遲90°并把該結(jié)果信號輸出給乘法器23。相位延遲電路28把由同步網(wǎng)絡(luò)所提供的等式1的同步基準(zhǔn)時(shí)鐘信號S(t)的相位延遲90°并把該結(jié)果信號輸出給乘法器23。相位延遲電路27的輸出信號/M2(t)和/S(t)可以分別由下式5和6表示/M2(t)=Sin(Kf∫J(τ)dτ-ϵ)---(5)]]>/S(t)=Sin(Wct+Kf∫J(τ)dτ)---(6)]]>乘法器22把由放大器26將來自放大器26的等式4的信號M2(t)乘以由同步網(wǎng)絡(luò)提供的等式1的同步基準(zhǔn)時(shí)鐘信號S(t)并把相乘結(jié)果提供給加法器24。乘法器23把由相位延遲電路27提供的等式5的信號/M2(t)乘以由相位延遲電路28提供的等式6的信號/S(t)并把相乘結(jié)果提供給加法器24。加法器24把乘法器22的輸出信號同乘法器23的輸出信號相加以產(chǎn)生下列信號y(t)y(t)＝S(t)·M2(t)＋/S(t)·/M2(t)=COS(Wct+Kf∫J(τ)dτ·COS(Kf∫J(τ)dτ-ϵ)+]]>Sin(Wct+Kf∫J(τ)dτ·Sin(Kf∫J(τ)dτ-ϵ)]]>＝1/2COS(Wct＋ε)＋1/2COS(Wct＋ε)
＝COS[Wct＋ε]………………………………(7)如從上式7所看到的，通過從等式1的同步基準(zhǔn)時(shí)鐘信號S(t)消除抖動(dòng)成份(Kf∫J(τ)dτ)，加法器24產(chǎn)生輸出信號y(t)。然后加法器24把所產(chǎn)生的信號y(t)提供給計(jì)數(shù)器29。計(jì)數(shù)器29響應(yīng)加法器24的輸出信號y(t)完成其計(jì)數(shù)工作。作為計(jì)數(shù)工作的結(jié)果，計(jì)數(shù)器29產(chǎn)生將提供給PLL電路30中的相差檢測器31的純同步基準(zhǔn)時(shí)鐘信號。
在PLL電路30中，相差檢測器31檢測計(jì)數(shù)器34的頻分時(shí)鐘信號和計(jì)數(shù)器29的同步基準(zhǔn)時(shí)鐘信號之間的相位差并把該所得的相位差檢測信號提供給積分器/低通濾波電路32。積分器/低通濾波電路對來自相差檢測器31的相位差檢測信號進(jìn)行積分和低通濾波以產(chǎn)生用于VCO33的控制的電壓。VCO33根據(jù)來自積分器/低通濾波電路32的控制電壓來控制其輸出時(shí)鐘信號的相位。
應(yīng)當(dāng)知道本發(fā)明并不僅限于上述實(shí)施例。盡管為了說明從提供給用于開關(guān)系統(tǒng)中的PLL電路的同步基準(zhǔn)時(shí)鐘消除抖動(dòng)成份的目的，而揭示了來發(fā)明的優(yōu)選實(shí)施例，但其可被應(yīng)用于使用PLL電路的其他系統(tǒng)。
如上述說明所表明，根據(jù)本發(fā)明，抖動(dòng)抑制電路消除了包含在同步基準(zhǔn)時(shí)鐘信號中的抖動(dòng)成份，以把純凈的同步基準(zhǔn)時(shí)鐘信號提供給PLL電路。因而，PLL電路可以穩(wěn)定狀態(tài)輸出時(shí)鐘信號，這是因?yàn)槠淠軌虿皇芏秳?dòng)成份的影響來控制時(shí)鐘信號的相位。
盡管為了說明的目的揭示了本發(fā)明的優(yōu)選實(shí)施例，但本領(lǐng)域普通技術(shù)人員在不違背權(quán)利要求所包括的本發(fā)明的范圍和精神的情況下，可以進(jìn)行各種改進(jìn)、添加和替代。
權(quán)利要求
1.一種抖動(dòng)抑制電路，用于消除包含在由同步網(wǎng)絡(luò)提供給開關(guān)系統(tǒng)中的鎖相環(huán)電路的同步基準(zhǔn)時(shí)鐘信號中的抖動(dòng)成份，所述鎖相環(huán)電路響應(yīng)來自所述同步網(wǎng)絡(luò)的同步基準(zhǔn)時(shí)鐘信號而產(chǎn)生一個(gè)時(shí)鐘信號，包括第一裝置，用于響應(yīng)來自所述同步網(wǎng)絡(luò)的同步基準(zhǔn)時(shí)鐘信號和來自所述鎖相環(huán)電路的時(shí)鐘信號的一個(gè)頻分信號而產(chǎn)生第一信號；第二裝置，用于把來自所述第一裝置的第一信號的相位延遲第一所需角度從而產(chǎn)生一個(gè)第二信號并把來自所述同步網(wǎng)絡(luò)的同步基準(zhǔn)時(shí)鐘信號的相位延遲第二所需角度以產(chǎn)生一個(gè)第三信號；第三裝置，用于響應(yīng)來自所述第一裝置的第一信號和來自所述同步網(wǎng)絡(luò)的同步基準(zhǔn)時(shí)鐘信號而發(fā)生第四信號；第四裝置，用于響應(yīng)來自所述第二裝置的第二和第三信號而產(chǎn)生第五信號；和第五裝置，用于響應(yīng)來自所述第三裝置的第四信號和來自所述第四裝置的第五信號而產(chǎn)生第六信號并把所產(chǎn)生的第六信號作為同步基準(zhǔn)時(shí)鐘信號輸出給所述鎖相環(huán)電路。
2.根據(jù)權(quán)利要求1所述的抖動(dòng)抑制電路，其中所述第一裝置包括乘法器，用于把來自所述同步網(wǎng)絡(luò)的同步基準(zhǔn)時(shí)鐘信號乘以來自所述鎖相環(huán)電路的頻分時(shí)鐘信號；低通濾波器，用于把來自所述乘法器的輸出信號進(jìn)行低通濾波；和放大器，用于把所述低通濾波器的輸出信號放大預(yù)定程度并把該放大信號作為第一信號輸出給所述第二和第三裝置。
3.根據(jù)權(quán)利要求1所述的抖動(dòng)抑制電路，其中所述第二裝置包括第一相位延遲電路，用于把來自第一裝置的第一信號的相位延遲第一所需角度并把該相位延遲信號作為第二信號輸出給所述第四裝置；第二相位延遲電路，用于把來自所述同步網(wǎng)絡(luò)的同步基準(zhǔn)時(shí)鐘信號的相位延遲第二所需角度并把該相位延遲信號作為第三信號輸出給所述第四裝置。
4.根據(jù)權(quán)利要求1所述的抖動(dòng)抑制電路，其中所述第三裝置包括乘法器，用于把來自所述同步網(wǎng)絡(luò)的同步基準(zhǔn)時(shí)鐘信號乘以來自所述第一裝置的第一信號并把相乘結(jié)果作為第四信號輸出給所述第五裝置。
5.根據(jù)權(quán)利要求1所述的抖動(dòng)抑制電路，其中所述第四裝置包括乘法器，用于把來自所述第二裝置的第二信號乘以來自所述第二裝置的第三信號并把相乘結(jié)果作為第五信號輸出給所述第五裝置。
6.根據(jù)權(quán)利要求1所述的抖動(dòng)抑制電路，其中所述第五裝置包括加法器，用于把來自所述第三裝置的第四信號同來自所述第四裝置的第五信號相加；計(jì)數(shù)器，用于響應(yīng)來自所述加法器的輸出信號而執(zhí)行計(jì)數(shù)操作以產(chǎn)生第六信號并把所產(chǎn)生的第六信號輸出給所述鎖相環(huán)電路。
7.根據(jù)權(quán)利要求3所述的抖動(dòng)抑制電路，其中所述第一相位延遲電路把來自第一裝置的第一信號的相位延遲90°并把該相位延遲信號作為第二信號輸出給所述第四裝置。
8.根據(jù)權(quán)利要求3所述的抖動(dòng)抑制電路，其中所述第二相位延遲電路把來自所述同步網(wǎng)絡(luò)的同步基準(zhǔn)時(shí)鐘信號的相位延遲90°并把該相位延遲信號作為第三信號輸出給所述第四裝置。
9.根據(jù)權(quán)利要求2所述的抖動(dòng)抑制電路，其中所述放大器把所述低通濾波器的輸出信號放大兩倍并把該放大信號作為第一信號輸出給所述第二和第三裝置。
全文摘要
一種抖動(dòng)抑制電路，用于消除包含在由同步網(wǎng)絡(luò)提供給開關(guān)系統(tǒng)中的鎖相環(huán)電路的同步基準(zhǔn)時(shí)鐘信號中的抖動(dòng)成分，鎖相環(huán)電路響應(yīng)來自同步網(wǎng)絡(luò)的同步基準(zhǔn)時(shí)鐘信號產(chǎn)生一個(gè)時(shí)鐘信號，因而，鎖相環(huán)電路可以穩(wěn)定狀態(tài)輸出時(shí)鐘信號，因?yàn)樗茉跊]有抖動(dòng)成分的影響下控制時(shí)鐘信號的相位。
文檔編號H04B1/10GK1129864SQ9511826
公開日1996年8月28日 申請日期1995年10月19日 優(yōu)先權(quán)日1994年10月19日
發(fā)明者金亨哲 申請人:Lg情報(bào)通信株式會(huì)社