專利名稱：Mpeg2傳送譯碼器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到一種MPEG2傳送譯碼器，特別是涉及到一種可針對(duì)多種用途編程的MPEG2傳送譯碼器。
近來，關(guān)于在煤體之間發(fā)送/接收數(shù)字處理的圖象和音頻格式方面，提出了很多方法。其中包括有部分地根據(jù)所述運(yùn)動(dòng)圖象專家組MPEG2建議的MPEG2系統(tǒng)。這種系統(tǒng)能夠利用便于使用壓縮圖象和聲音數(shù)據(jù)的格式在煤體間發(fā)送和接收數(shù)據(jù)。所述的發(fā)送/接收格式被分成兩種類型一種是在存貯設(shè)備煤體的無誤差環(huán)境中發(fā)送/接收，另一種是在衛(wèi)星或電纜的煤體中有可能發(fā)生誤差的環(huán)境中的發(fā)送/接收。在絕不會(huì)發(fā)生誤差的環(huán)境中的發(fā)送/接收是通過以程序流(program stream)的方式進(jìn)行格式化而執(zhí)行的，而在可能經(jīng)常發(fā)生誤差環(huán)境中的發(fā)送/接收是通過以傳送數(shù)據(jù)流(packet stream)的方式進(jìn)行格式化而執(zhí)行的。
應(yīng)用于有有誤差環(huán)境的發(fā)送/接收設(shè)備中的典型的MPEG2傳送譯碼器可以分成使用中央處理單元CPU和使用硬連線邏輯的兩種。
在使用所述CPU的MPEG2傳送譯碼器中，所述CPU的操作應(yīng)以高速執(zhí)行，而在使用所述硬連線邏輯的MPEG2傳送譯碼器中，其使用固定于某種目的。
下面將參照附圖來描述傳統(tǒng)的MPEG2傳送譯碼器的結(jié)構(gòu)。


圖1示出了一個(gè)使用傳統(tǒng)CPU的MPEG2傳送譯碼器，圖2示出了使用傳統(tǒng)的硬連線邏輯的MPEG2傳送譯碼器。示于圖1的使用傳統(tǒng)CPU的MPEG2傳送譯碼器包括通道譯碼單元1，用于通過調(diào)諧和解調(diào)通過一個(gè)衛(wèi)星或電纜所接收的信號(hào)而輸出一個(gè)傳送包數(shù)據(jù)；數(shù)據(jù)緩沖器單元2，用于在暫存由所述通道譯碼單元1輸出的傳送包數(shù)據(jù)之后加以輸出；CPU3，用于通過閱讀數(shù)據(jù)緩沖單元2的輸出數(shù)據(jù)在所述存貯器中的編程執(zhí)行譯碼操作；存貯單元4，用于存貯所述CPU3的操作程序；以及利用CPU3對(duì)視頻信號(hào)、音頻信號(hào)以及數(shù)據(jù)信號(hào)分別進(jìn)行譯碼的3個(gè)譯碼器視頻譯碼器5、音頻譯碼器6和數(shù)據(jù)譯碼器7。另一方面，使用如圖2所示傳統(tǒng)硬連線邏輯的MPEG2傳送譯碼器包括通道譯碼單元1；用于通過調(diào)諧和解調(diào)通過一衛(wèi)星或電纜所接收的信號(hào)輸出一個(gè)傳送數(shù)據(jù)包數(shù)據(jù)；硬連線邏輯單元8，用于以硬連線方式對(duì)由所述通道譯碼單元1輸出的傳送數(shù)據(jù)包數(shù)據(jù)進(jìn)行譯碼；和利用所述硬連線邏輯單元分別對(duì)視頻信號(hào)、音頻信號(hào)和數(shù)據(jù)信號(hào)進(jìn)行譯碼的三個(gè)譯碼器視頻譯碼器5、音頻譯碼器6和數(shù)據(jù)譯碼器7。
如上所述，傳統(tǒng)的傳送譯碼僅是利用所述CPU或所述硬連線邏輯執(zhí)行的。就是說，為圖1所示，當(dāng)使用CPU去完成所有各種應(yīng)用時(shí)，所述CPU從所述的通道譯碼單元1中讀出傳送信息包數(shù)據(jù)，并根據(jù)在存貯單元4中的編程執(zhí)行譯碼操作，然后，將譯碼后的數(shù)據(jù)輸出給視頻、音頻和數(shù)據(jù)譯碼器。但是，利用通過編程對(duì)數(shù)據(jù)進(jìn)行處理的這些系統(tǒng)，需要一個(gè)高速CPU以執(zhí)行高速譯碼操作。并且如圖2所示，在由硬連線邏輯組成的情況下，一個(gè)譯碼操作可用于一個(gè)固定應(yīng)用，然而，在不同應(yīng)用的情況下，所述的譯碼操作就沒有靈活性。另外，當(dāng)使用一個(gè)不固定字段或向其輸入一個(gè)專用數(shù)據(jù)，若相關(guān)狀態(tài)不是由硬連線邏輯組成，那么還應(yīng)當(dāng)重新組成一個(gè)硬連線邏輯電路以處理這種情況。
本發(fā)明的目的就是要解決現(xiàn)有技術(shù)中存在的問題，從而通過構(gòu)成一個(gè)由硬連線邏輯和能夠被編程的CPU相互組合而成的MPEG2傳送譯碼器使得可以根據(jù)用戶編程內(nèi)容執(zhí)行各種譯碼操作。
實(shí)現(xiàn)所述目的的本發(fā)明的特征在于所述的MPEG2傳送譯碼器包括一個(gè)傳送分析程序單元，用來存貯進(jìn)行分析的每一個(gè)語法字段值，并在從每一個(gè)數(shù)據(jù)包數(shù)據(jù)進(jìn)行收集之后輸出靠所述數(shù)據(jù)包指示符PID可識(shí)別的每一個(gè)數(shù)據(jù)，并且在多個(gè)寄存器值中設(shè)定了一個(gè)所指定的寄存器值時(shí)，輸出一個(gè)中斷信號(hào)；CPU接口單元，用于在所述傳送分析程序單元的寄存器文件和每一個(gè)譯碼器之間提供一個(gè)接口，并輸出一個(gè)信號(hào)，通過譯碼所述地址，該信號(hào)選擇傳送分析程序單元或視頻譯碼器、音頻譯碼器、數(shù)字譯碼器和存貯器，一旦一個(gè)中斷信號(hào)被輸入，CPU就要從所述CPU接口單元中讀所述的中斷寄存器，以檢測(cè)是否從所述的傳送分析程序單元或是從所述的視頻譯碼器、音頻譯碼器和所述的數(shù)據(jù)譯碼器輸入了所述的中斷信號(hào)，并根據(jù)一個(gè)存貯單元內(nèi)的程序進(jìn)行譯碼；存貯單元，用于存貯所述CPU的操作程序；和一個(gè)譯碼器接口單元，用于控制在所述CPU、所述傳送分析程序單元和所述視頻、音頻及數(shù)據(jù)譯碼器之間的數(shù)據(jù)交換。
圖1示出了一個(gè)使用傳統(tǒng)CPU的MPEG2傳送譯碼器的結(jié)構(gòu)；圖2示出了一個(gè)使用傳統(tǒng)硬連線邏輯的MPEG2傳送譯碼器的結(jié)構(gòu)；圖3示出了根據(jù)本發(fā)明可以編程的一個(gè)MPEG2傳送譯碼器的結(jié)構(gòu)；圖4詳細(xì)地示出了圖3的傳送分析程序單元以及CPU接口單元的方框圖；圖5的方框圖詳細(xì)示出了圖4所示譯碼器接口的一個(gè)實(shí)施例；圖6的方框圖詳細(xì)示出了圖4所述譯碼器接口的另一實(shí)施例；圖7示出了根據(jù)本發(fā)明一個(gè)優(yōu)選實(shí)施例輸入給一個(gè)傳送數(shù)據(jù)包譯碼器寄存器的傳送數(shù)據(jù)包語法；圖8示出了根據(jù)本發(fā)明一個(gè)優(yōu)選實(shí)施例輸入給一個(gè)ADF譯碼器寄器的ADF語法；圖9示出了根據(jù)本發(fā)明一個(gè)優(yōu)選實(shí)施例輸入給一個(gè)PES譯碼器寄存器的PES數(shù)據(jù)包語法；圖10A、10B和10C示出了根據(jù)本發(fā)明一個(gè)優(yōu)選實(shí)施例輸入給PSI譯碼器寄存器的PSI語法；圖1l示出了根據(jù)本發(fā)明一個(gè)優(yōu)選實(shí)施例的所述傳送譯碼器的寄存器表；圖12示出了根據(jù)本發(fā)明一個(gè)優(yōu)選實(shí)施例的所述ADF譯碼器的寄存器表；圖13示出了根據(jù)本發(fā)明一個(gè)優(yōu)選實(shí)施例的所述PES譯碼器的寄存器表；圖14示出了根據(jù)本發(fā)明一個(gè)優(yōu)選實(shí)施例的在所述傳送譯碼器內(nèi)的中斷產(chǎn)生表；圖15示出了根據(jù)本發(fā)明一個(gè)優(yōu)選實(shí)施例的在所述ADF譯碼器內(nèi)的中斷產(chǎn)生表；圖16示出了根據(jù)本發(fā)明一個(gè)優(yōu)選實(shí)施例的在所述PES譯碼器內(nèi)的中斷產(chǎn)生表；圖17示出了根據(jù)本發(fā)明一個(gè)優(yōu)選實(shí)施例的在所述CPU控制接口單元中的中斷產(chǎn)生表。
下面參照附圖來描述本發(fā)明的MPEG2傳送譯碼器。
如圖3所示，根據(jù)MPEG2系統(tǒng)規(guī)劃的本發(fā)明的MPEG2傳送譯碼器包括傳送分析程序單元11，用于在分析之后，存貯每個(gè)語法字段值，并輸出每一個(gè)音頻、視頻和數(shù)據(jù)信息，這些信息在從由所述通道輸入的每一個(gè)包數(shù)據(jù)進(jìn)行收集以后都是PID的部分，并且，若設(shè)定了多個(gè)寄存器值的一個(gè)所識(shí)別的寄存器值，還要輸出一個(gè)電斷信號(hào)；CPU接口單元14，用于在所述傳送分析程序單元11和每個(gè)譯碼器之間提供一個(gè)接口，并輸出一個(gè)信號(hào)，該信號(hào)通過對(duì)所述地址的譯碼來選擇傳送分析程序單元11或視頻譯碼器、音頻譯碼器、數(shù)據(jù)譯碼器和一個(gè)存貯器，一旦輸入一個(gè)中斷信號(hào)，所述CPU13從所述CPU接口單元中讀中斷寄存器，以根據(jù)一個(gè)第一存貯單元12的程序來檢測(cè)所述的中斷信號(hào)是從所述的傳送分析程序單元11輸入的，還是從視頻譯碼器、音頻譯碼器和數(shù)據(jù)譯碼器輸入的，并對(duì)其進(jìn)行譯碼；第一存貯單元12，用于存貯CPU13的操作程序；以及檢測(cè)器接口單元15，用于控制所述CPU13、傳送分析程序單元11以及視頻、音頻和數(shù)據(jù)譯碼器之間的數(shù)據(jù)交換。
圖3中沒有描述的內(nèi)容提供如下dafa 1是CPU13的數(shù)據(jù)總線；addr 1是CPU13的地址總線；cntrl 1是CPU的控制信號(hào)；其組成包括READ/WRITE(讀/寫)信號(hào)ST-ROBE(選通)信號(hào)、READY(準(zhǔn)備好)信號(hào)和中斷信號(hào)。
data 2是一個(gè)數(shù)據(jù)總線，cntrl 2包含用于識(shí)別所述傳送分析程序單元11的寄存器、讀出數(shù)據(jù)總線2的值或向數(shù)據(jù)總線2寫入所述值的一個(gè)選擇信號(hào)、用于讀和寫所達(dá)音頻、視頻和其它譯碼器的一個(gè)選擇信號(hào)、一個(gè)選通信號(hào)和一個(gè)準(zhǔn)備好信號(hào)。
data 3是根據(jù)所述通道譯碼器輸入的一個(gè)數(shù)據(jù)總線，cntrl 3包括一個(gè)用于從所述通道譯碼器讀所述數(shù)據(jù)的一個(gè)Read Enable(讀使能)信號(hào)、一個(gè)Read Clock(讀時(shí)鐘)和一個(gè)Ready(準(zhǔn)備好)信號(hào)。
data 4包括所述視頻、音頻和數(shù)據(jù)總線，用于所述視頻、音頻和數(shù)據(jù)譯碼器的輸入/輸出，addr 4包括所述視頻、音頻和數(shù)據(jù)地址的地址總線，用于向所述視頻、音頻和數(shù)據(jù)譯碼器輸出，cntrl4由控制信號(hào)構(gòu)成，用于讀/寫所述視頻、音頻和數(shù)據(jù)譯碼器。
data 5是一個(gè)數(shù)據(jù)總線，用于在所述的傳送分析程序單元11和所述譯碼器接口單元15之間發(fā)送數(shù)據(jù)，cntrl 5是一個(gè)控制信號(hào)總線，用于在所述的傳送分析程序單元11的PES譯碼器24和所述的譯碼器接口單元15之間發(fā)送所述的控制信號(hào)。
下面詳細(xì)地描述本發(fā)明的按上述方式構(gòu)成的MPEG2傳送譯碼器。
在圖4中，所述的傳送分析程序單元11包括通道譯碼器接口單元20、傳送譯碼器21、第二存貯單元22、自適應(yīng)字段ADF譯碼器23和包化基本流(packetized elemantary stream)PES譯碼器24。就是說，所述的通道譯碼器接口單元20是一個(gè)用于利用所述傳送分析程序單元11中的所述通道譯碼器單元1輸入/輸出數(shù)據(jù)和控制信號(hào)的接口。所述的傳送譯碼器21包括一個(gè)用于分析所述MPEG2傳送數(shù)據(jù)包語法的傳送數(shù)據(jù)包譯碼器控制器21a和一個(gè)用于存貯經(jīng)過所述傳送數(shù)據(jù)包譯碼器控制器21a分析的每一個(gè)標(biāo)題字段值的傳送數(shù)據(jù)包譯碼器寄存器21b。在所述傳送譯碼器寄存器21b中的寄存器由所述CPU 13進(jìn)行存取，且根據(jù)所述中斷寄存器相對(duì)于CPU 13的使能狀態(tài)來中斷分析后的字段值。
所述第二存貯單元22包括用于存貯所述MPEG2流PSI流部分、和包括在所選數(shù)據(jù)包之內(nèi)的adaptation_extension_data、transport_private_data(圖8)、PES_extension_data、DSM_trick_mode_data(圖9)的存貯器22a和用于產(chǎn)生存貯地址mem_addr和cntrl_mm的存貯器控制器22b，在所述的存貯地址mem_addr處，使用在用以指示這些數(shù)據(jù)存貯位置的存貯地址上的信息將這些數(shù)據(jù)存貯起來，所述的cntrl_mm用以控制存貯器的存取。所述存貯器22a可以包括一個(gè)DRAM或一個(gè)SRAM，且所述存貯器控制器22b具有用于存貯每一PSI部分和所述存貯器22a中四種數(shù)據(jù)以及用于寫的寫地址所需的起始地址和終點(diǎn)地址。所述CPU 13可以指定所述的起始地址和終點(diǎn)地址，且所述的改寫地址被用于存貯從所述起點(diǎn)地址開始到所述終點(diǎn)地址結(jié)束的其地址自動(dòng)增加的數(shù)據(jù)。
所述的ADF譯碼器23包括用于分析所述MPEG2傳送數(shù)據(jù)包語法的ADF數(shù)據(jù)的一個(gè)ADF譯碼器控制器23a和一個(gè)用于在所述ADF譯碼器控制器23a中存貯所述分析后標(biāo)題的每一個(gè)字段值的ADF譯碼器寄存器23b。所述ADF譯碼器寄存器23b中的寄存器是由CPU 13進(jìn)行存取的，并根據(jù)所述中斷寄存器相對(duì)于CPU 13的使能狀態(tài)中斷所述分析后字段值。
所述PES譯碼器24包含一個(gè)用于分析所述MPEG2流的PES部分的PES譯碼器控制器24a和一個(gè)用于存貯每一個(gè)分析后標(biāo)題字段值的PES譯碼器寄存器24b。所述PES譯碼器寄存器24b中的寄存器是由CPU 13存取的，且根據(jù)所述中斷寄存器相對(duì)于CPU 13的使能狀態(tài)，中斷所述分析后的字段值。
另一方面，所述的CPU接口單元14包括數(shù)據(jù)緩沖器26、CPU地址檢測(cè)器31、tp-CPU接口單元32、存貯器接口單元33、adf-CPU接口單元34和pes-CPU接口單元35。即，所述的數(shù)據(jù)緩沖器36執(zhí)行對(duì)所述CPU數(shù)據(jù)總線內(nèi)容的讀/寫緩沖。所述的CPU地址譯碼器31產(chǎn)生一個(gè)選擇信號(hào)，用于通過對(duì)所述CPU 13的高地址部分進(jìn)行譯碼來選擇所述傳送分析程序單元21的寄存器，同時(shí)譯碼器31還要產(chǎn)生一個(gè)選擇信號(hào)用于對(duì)所述的視頻、音頻和其它譯碼器進(jìn)行存取，所產(chǎn)生的再一個(gè)選擇信號(hào)用于對(duì)所述程序/數(shù)據(jù)存貯器進(jìn)行存取。所述tp-CPU 32產(chǎn)生一個(gè)控制信號(hào)cntrl-dsp-td以使CPU 13能夠通過CPU 13的一個(gè)控制信號(hào)cntrl 1、地址信號(hào)addr 1和一個(gè)選擇信號(hào)的相互作用而對(duì)所述傳送數(shù)據(jù)包譯碼器寄存器21b中的寄存器進(jìn)行存取，并譯碼每一個(gè)地址，以使每一個(gè)寄存器具有其它的地址。所述的存貯器接口單元33產(chǎn)生一個(gè)控制信號(hào)cntrl-dsp-mem用于使所述CPU 13通過CPU 13的一個(gè)控制信號(hào)cntrl 1、地址信號(hào)addr 1和一個(gè)選擇信號(hào)的組合使用而對(duì)所述存貯器控制器22b的寄存器進(jìn)行存取，并譯碼每一個(gè)地址，以使每一個(gè)寄存器具有其它的地址。所述adf-CPU接口單元34產(chǎn)生一個(gè)控制信號(hào)cntrl-dsp-adf，用于使所述CPU 13通過所述CPU 13的一個(gè)控制信號(hào)cntrl 1，地址信號(hào)addr 1和一個(gè)選擇信號(hào)的組合使用而對(duì)所述ADF譯碼器寄存器23b的寄存器進(jìn)行存取，并譯碼每一個(gè)地址，以使每一個(gè)寄存器具有其它的地址。所述的pes-CPU接口單元35產(chǎn)生一個(gè)控制信號(hào)cntrl-dsp-pes，用于使所述的CPU 13通過所述CPU 13的一個(gè)控制信號(hào)cntrl1、地址信號(hào)addr 1和一個(gè)選擇信號(hào)的組合使用而對(duì)所述PES譯碼器寄存器24b的寄存器進(jìn)行存取并譯碼每一個(gè)地址，以使每一個(gè)寄存器具有其它的地址。
所述的譯碼器接口單元15由一個(gè)視頻譯碼器接口單元41、一個(gè)音頻譯碼器接口單元42和一個(gè)數(shù)據(jù)譯碼器接口單元43組成。
所述的視頻譯碼器接口單元41控制與所述CPU 13和PES譯碼器24相關(guān)的地址總線，數(shù)據(jù)總線和控制信號(hào)，以共同地對(duì)所述視頻譯碼器進(jìn)行存取。換言之，所述的視頻譯碼器接口單元41從所述CPU13中接收地址總線信號(hào)addr 1、數(shù)據(jù)總線信號(hào)data 2和視頻譯碼器選擇信號(hào)并輸入或輸出所述的視頻地址，視頻數(shù)據(jù)和控制信號(hào)，借此以利用CPU 13對(duì)所述的視頻譯碼器進(jìn)行存取。在暫存了來自所述PES譯碼器24的數(shù)據(jù)信號(hào)data 5和控制信號(hào)cntrl 5以后，所述的視頻譯碼器接口單元41輸出所述視頻數(shù)據(jù)、視頻控制和視頻地址給視頻譯碼器5，盡管此時(shí)所述CPU 13未對(duì)視頻譯碼器5進(jìn)行存取。
所述的音頻譯碼器接口單元42控制與所述CPU 13和PES譯碼器24相關(guān)的地址總線、數(shù)據(jù)總線和控制信號(hào)，以共同地對(duì)所述音頻譯碼器進(jìn)行存取。換言之，所述的音頻譯碼器接口單元42從所述CPU13中接收地址總線信號(hào)addr 1、數(shù)據(jù)總線信號(hào)data 2以及一個(gè)音頻譯碼器選擇信號(hào)，并輸入或輸出所述音頻地址、所述音頻數(shù)據(jù)和控制信號(hào)，借此，利用CPU 13對(duì)音頻譯碼器6進(jìn)行存取。并且在暫存了來自所述PES譯碼器24的數(shù)據(jù)信號(hào)data 5和控制信號(hào)cntrl 5以后，所述的音頻譯碼器接口單元42輸出所述音頻數(shù)據(jù)，所述音頻控制和所述音頻地址給所述的音頻譯碼器6，盡管此時(shí)所述的CPU 13未對(duì)音頻譯碼器6進(jìn)行存取。
所述的數(shù)據(jù)譯碼器接口單元43控制與所述CPU 13和所述PES譯碼器24相關(guān)的一個(gè)地址總線、一個(gè)數(shù)據(jù)總線和一個(gè)控制信號(hào)，以共同對(duì)所述數(shù)據(jù)譯碼器進(jìn)行存取。換言之，所述的數(shù)據(jù)譯碼器接口單元43從所述CPU 13中接收地址總線信號(hào)addr 1、數(shù)據(jù)總線信號(hào)data2和一個(gè)數(shù)據(jù)譯碼器選擇信號(hào)，并輸入或輸出所述數(shù)據(jù)地址、數(shù)據(jù)以及控制信號(hào)，借此利用CPU 13對(duì)所述數(shù)據(jù)譯碼器7進(jìn)行存取。并在暫存了來自所述PES譯碼器24的數(shù)據(jù)信號(hào)data 5和控制信號(hào)cntrl5以后，所述的數(shù)據(jù)譯碼器接口單元43輸出所述數(shù)據(jù)，所述數(shù)據(jù)控制和所述數(shù)據(jù)地址給數(shù)據(jù)譯碼器7，同時(shí)，CPU 13不再對(duì)數(shù)據(jù)譯碼7進(jìn)行存取。
另一方面，圖4所示的所述譯碼器接口單元15由所述的視頻譯碼器接口單元41、音頻譯碼器接口單元42和數(shù)據(jù)譯碼器接口單元43組成且所述譯碼器接口單元41、42和43中的每一個(gè)都具有如圖5所示的結(jié)構(gòu)。所述譯碼器單元15不一定同時(shí)包括所有這些接口，可以根據(jù)需要由其中的一部分組成。
因此，在圖5中僅示出了所述的視頻譯碼器接口單元41，所述的視頻譯碼器接口單元41包括第一數(shù)據(jù)緩沖器51，用于在暫存來自所述CPU 13的數(shù)據(jù)之后再加以輸出；FIFO 52，用于暫存由所述傳送分析程序單元11輸出的數(shù)據(jù)，并在首先輸出先前所輸入數(shù)據(jù)的同時(shí)，輸出表示數(shù)據(jù)是否已被填滿的信號(hào)fifo-ef和fifo-ff；第二數(shù)據(jù)緩沖器53，用于在暫存之后輸出由所述FIFO 52輸出的數(shù)據(jù)；存取控制單元54，用于根據(jù)所述FIFO 52的輸出信號(hào)fifo-ef和fifo-ff和所述CPU 13設(shè)定給出對(duì)所述CPU 13進(jìn)行存取的權(quán)的信號(hào)標(biāo)記；和一個(gè)接口控制單元55，用于利用來自所述存取控制單元54的所述信號(hào)標(biāo)記完成當(dāng)前的處理工作，并用于控制所述CPU 13的存取以對(duì)所述視頻譯碼器進(jìn)行讀/寫。
圖6詳細(xì)示出了圖4所示譯碼器接口單元的另一實(shí)施例的方框圖。
在圖5的實(shí)施例中，在所述視頻、音頻和數(shù)據(jù)譯碼器接口單元41、42和43的每一個(gè)中都設(shè)置了一個(gè)FIFO，而在圖6所示的實(shí)施例中，所述的FIFO是設(shè)置成公用的。
就是說，它包括第一數(shù)據(jù)緩沖器51，用于在暫存從所述CPU13輸出的數(shù)據(jù)之后向所述視頻譯碼器接口單元41、音頻譯碼器接口單元42和數(shù)據(jù)譯碼器接口單元43輸出；第二數(shù)據(jù)緩沖器53，用于在暫存之后輸出所述譯碼器數(shù)據(jù)；存取控制單元54，用于根據(jù)具有通過控制信號(hào)線vid-mem-cntrl輸出的所述信號(hào)fifo-ef和fifo-ee的視頻譯碼器5的存取狀態(tài)和CPU 13，設(shè)定用于給出對(duì)CPU 13存取權(quán)的信號(hào)標(biāo)記；和接口控制單元55，用于利用來自所述存取控制單元54的所述信號(hào)標(biāo)記完成當(dāng)前的存取工作，并控制CPU 13的存取，以對(duì)所述的視頻譯碼器進(jìn)行讀/寫。且所述公用的存貯單元44被設(shè)置在所述視頻譯碼器接口單元41、音頻譯碼器接口單元42和數(shù)據(jù)譯碼器接口單元43之中。即所述存貯單元44包括第三數(shù)據(jù)緩沖器61，用于暫存所述傳送分析程序單元11的輸出數(shù)據(jù)；一個(gè)被分成三個(gè)區(qū)、即視頻、音頻和數(shù)據(jù)存貯區(qū)的存貯器68，用于存貯由第三數(shù)據(jù)緩沖器61輸入的數(shù)據(jù)或?qū)⑺尜A的數(shù)據(jù)輸出給所述譯碼器數(shù)據(jù)；視頻寫指針62，用于輸出寫地址以向存貯器68寫入視頻數(shù)據(jù)；音頻寫指針63，用于輸出寫地址，以向存貯器68寫入音頻數(shù)據(jù)；數(shù)據(jù)寫指針64，用于輸出寫地址以向存貯器68寫入數(shù)據(jù)；第一地址緩沖器65，用于暫存所述視頻寫指針62輸出的地址，第二地址緩沖器66，用于暫存所述音頻寫指針63輸出的地址；第三地址緩沖器67，用于暫存由所述數(shù)據(jù)寫指針64輸出的地址；視頻讀指針72，用于輸出一個(gè)讀地址以將該視頻數(shù)據(jù)讀至所述存貯器68；音頻讀指針73，用于輸出一個(gè)讀地址，以將該音頻數(shù)據(jù)讀至存貯器68；數(shù)據(jù)讀指針74，用于輸出一個(gè)讀地址，以將該數(shù)據(jù)讀至存貯器68；第四地址緩沖器69，用于暫存所述視頻讀指針72輸出的地址；第五地址緩沖器，用于暫存由所述音頻讀指針73輸出的地址；第六地址緩沖器71，用于暫存由所述數(shù)據(jù)讀指針74輸出的地址；和一個(gè)存貯器接口控制器75，用于通過來自所述PES譯碼器24的控制信號(hào)cntrl 5來控制所述指針62、63、64、72、73、74和地址緩沖器65、66、67、69、70和71的操作。
下面描述如上所構(gòu)成的本發(fā)明的操作。
圖7示出了輸入給本發(fā)明一個(gè)傳送數(shù)據(jù)包譯碼器寄存器21b的傳送數(shù)據(jù)包語法；圖8A和8B示出了輸入給本發(fā)明ADF譯碼寄存器23b的ADF語法；圖9A、9B和9C示出了輸入給本發(fā)明PES譯碼寄存器24b的PES數(shù)據(jù)包語法，和圖10A、10B和10C示出了將被存貯在本發(fā)明存貯器22a中的PSI語法。
圖11示出了本發(fā)明所述傳送譯碼器21的寄存器表；圖12示出了本發(fā)明ADF譯碼器23的寄存器表；和圖13示出了本發(fā)明PES譯碼器24的寄存器表。
另外，圖14示出了本發(fā)明傳送譯碼器21中的中斷產(chǎn)生表；圖15示出了在本發(fā)明ADF譯碼器23中的中斷產(chǎn)生表；圖16示出了根據(jù)本發(fā)明一個(gè)優(yōu)選實(shí)施例的在PES譯碼器24中的中斷產(chǎn)生表；圖17示出了在本發(fā)明CPU控制接口單元14中的中斷產(chǎn)生表。
首先，所述傳送分析程序單元11在根據(jù)所述MPEG2系統(tǒng)的標(biāo)準(zhǔn)進(jìn)行分析之后將每一個(gè)語法字段值存入所述寄存器，并且在從由所述通道輸入的每個(gè)數(shù)據(jù)包數(shù)據(jù)收集之后輸出為PID內(nèi)容的每一個(gè)音頻、視頻和數(shù)據(jù)信息，并且若所述多個(gè)寄存器值的一個(gè)所識(shí)別的寄存器值是所述傳送、ADF、PES和PSI譯碼器中的值，那么，還輸出一個(gè)中斷信號(hào)。就是說，所述傳送分析程序單元11的傳送譯碼器21分析所述傳送數(shù)據(jù)包譯碼控制器21A中的如圖7所示的所述MPEG2傳送數(shù)據(jù)包的語法，并如圖11所示，將所述的MPEG2傳送數(shù)據(jù)包語法存貯到所述的傳送數(shù)據(jù)包譯碼寄存器21B中。所述傳送數(shù)據(jù)包譯碼寄存器21B的字段值根據(jù)所述中斷寄存器的使能狀態(tài)為所述CPU 13產(chǎn)生一個(gè)中斷。
所述的中斷產(chǎn)生方法示于圖14。在所述傳送數(shù)據(jù)包頭中的PID字段與用戶所希望的數(shù)據(jù)包中的PID進(jìn)行比較之后，一旦所述的比較值彼此之間相等，那么，所述比較的輸出為“1”，一旦比較的值彼此不相等，則輸出為“0”。進(jìn)行比較的方式如下對(duì)于PID-V-flag，所述傳送PID字段與所述視頻數(shù)據(jù)包的PID相比較，且比較值結(jié)果的輸出等于1，不同值的比較結(jié)果輸出等于0；對(duì)于PID-A-flag，所述傳送PID字段與所述音頻的PID相比較，且所述比較值相同的輸出等于1，而不同值的比較結(jié)果輸出等于0；對(duì)于PID-D-flag，所述傳送PID字段與所述數(shù)據(jù)包的PID相比較，且比較值相同的輸出等于1，而不同值的比較輸出等于0；對(duì)于PID-PAT-flag，所述傳送PID字段和所述程序相關(guān)表PAT的PID相比較，且比較值相同的輸出為1，比較值不同的輸出為0；對(duì)于PID-PMT-flag，所述的傳送PID字段與所述程序變換表PMT的PID相比較，且比較值相同的輸出等于1，而不同比較值的輸出等于0；對(duì)于PID-CAT-flag，所述的傳送PID字段與所述狀態(tài)存取表CAT的PID相比較，且比較值相同的輸出等于1，而不同比較值的輸出等于0；且對(duì)于PID-NIT-flag，所述的傳送PID字段和所述網(wǎng)絡(luò)信息表NIT的PID進(jìn)行比較，且比較值相同的輸出等于1，而不同比較值的輸出等于0。
所述ADF譯碼器23分析所述ADF譯碼控制器23A中的如圖8所示的MPEG2 ADF字段語法并如圖12所示的將所述的MPED2 ADF字段語法存貯在所述的ADF譯碼寄存器23B之中。并且，所述ADF譯碼寄存器23B的字段值根據(jù)所述中斷寄器使能狀態(tài)產(chǎn)生一個(gè)中斷給CPU 13。在此時(shí)，中斷產(chǎn)生方式如圖15所示。
所述PES譯碼器24分析在所述PES譯碼控制器24A中的如圖9所示的MPEG2 PES字段語法，并如圖12所示，將所述MPEG2 PES字段語法存貯在所述PES譯碼寄存器24B之中。所述PES譯碼寄存器的字段值根據(jù)所述中斷寄存器使能的狀態(tài)產(chǎn)生一個(gè)中斷給CPU 13。所述的中斷產(chǎn)生方法示于圖16。
圖3所示的譯碼器接口單元15如下首先，所述視頻譯碼器接口單元41接收來自所述視頻譯碼器5的一個(gè)中斷，產(chǎn)生一個(gè)視頻中斷信號(hào)Vid-int，并通過所述的控制總線cntrl 12向所述的CPU控制接口發(fā)送所述的Vid-inf。所述的音頻譯碼器接口單元42接收來自所述音頻譯碼器6的中斷，并產(chǎn)生一個(gè)音頻中斷信號(hào)Aud-int同時(shí)通過所述的控制總線cntrl 12將所述的Aud-int發(fā)送給所述的CPU控制接口。所述的數(shù)據(jù)譯碼器接口單元43接收來自數(shù)據(jù)譯碼器7的中斷，并產(chǎn)生一個(gè)數(shù)據(jù)中斷信號(hào)Data-int，同時(shí)通過所述的控制總線cntrl 12將所述的Data-int發(fā)送給所述的CPU控制接口。
下面，將圖5所示譯碼器接口單元15的結(jié)構(gòu)作為一個(gè)例子加以詳細(xì)描述。
所述視頻譯碼器接口單元41通過一個(gè)所選擇的信號(hào)線從所述CPU 13接收一個(gè)地址總線信號(hào)addr 2、數(shù)據(jù)總線信號(hào)data 2和一個(gè)視頻譯碼器選擇信號(hào)，輸入/輸出所述的視頻地址、視頻數(shù)據(jù)和所述的視頻控制信號(hào)，并使所述CPU 13對(duì)視頻譯碼器5進(jìn)行存取。所述視頻譯碼器接口單元41從所述的PES譯碼器24接收并暫存數(shù)據(jù)信號(hào)data 5和控制信號(hào)cntrl 5，并且使所述視頻譯碼器5輸出視頻數(shù)據(jù)、視頻控制和視頻地址，同時(shí)，所述CPU 13不對(duì)所述視頻譯碼器進(jìn)行存取，這樣，來自所述CPU 13的數(shù)據(jù)總線信號(hào)data 2被暫存在所述第一數(shù)據(jù)緩沖器51中，而來自所述PES譯碼器24的數(shù)據(jù)信號(hào)data 5和控制信號(hào)cntrl 5被暫存在FIFO 52中，借此，以通過第二數(shù)據(jù)緩沖器53加以輸出。此時(shí)，所述FIFO檢測(cè)所述的數(shù)據(jù)是被填滿還是被騰空并輸出相關(guān)信號(hào)fifo-ef和fifo-ff。所述的存取控制單元54檢測(cè)所述CPU 13是否已經(jīng)利用來自所述FIFO 52的接收信號(hào)fifo-ef和fifo-ff所述CPU 13的控制信號(hào)cntrl 2對(duì)所述的視頻譯碼器5進(jìn)行了存取，并且如果所述CPU 13已經(jīng)對(duì)所述視頻譯碼器進(jìn)行存取，那么就要建立一個(gè)給定對(duì)所述CPU 13進(jìn)行存取的數(shù)的信號(hào)標(biāo)記。因此，當(dāng)所述信號(hào)從0變到1時(shí)，所述CPU 13的模式也會(huì)改變，以根據(jù)把所述FIFO數(shù)據(jù)發(fā)送給所述視頻譯碼器5的狀態(tài)對(duì)所述視頻譯碼器5進(jìn)行存取，從而使得所述接口控制器55完全完成當(dāng)前的處理任務(wù)，并控制所述的CPU 13對(duì)視頻譯碼器5進(jìn)行存取。
當(dāng)所述CPU 13完成存取并在一個(gè)預(yù)定延時(shí)周期之后，不存在所述CPU 13的存取，并且來自所述存取控制單元54的輸出信號(hào)標(biāo)記被復(fù)位到0，所述接口控制器55工作于所述FIFO數(shù)據(jù)傳輸模式之下。
以與所述視頻譯碼器接口單元41、音頻譯碼器接口單元42和數(shù)據(jù)譯碼器接口單元43相同的方式執(zhí)行所述操作。
在如圖6所示的譯碼器接口單元15的結(jié)構(gòu)中利用三個(gè)圖5所示的FIFO作為存貯器時(shí)，其操作如下。
首先，所述視頻、音頻和數(shù)據(jù)譯碼器接口單元41、42和43如圖5所示進(jìn)行操作。所述存貯單元44使用視頻讀指針72和視頻寫指針62對(duì)視頻數(shù)據(jù)進(jìn)行存取，以執(zhí)行一個(gè)FIFO操作，并使用一個(gè)音頻讀指針73和一個(gè)音頻寫指針63對(duì)音頻數(shù)據(jù)進(jìn)行存取，同時(shí)還要使用一個(gè)數(shù)據(jù)讀指針74和一個(gè)數(shù)據(jù)寫指針64。在對(duì)所述視頻存貯區(qū)進(jìn)行了一次讀/寫訪問之后，所述的視頻數(shù)據(jù)存取指針72和62都要使所述的讀/寫指針加一，并且在對(duì)所述視頻存貯區(qū)的邊界部分進(jìn)行存取后返回到所述第一地址時(shí)，所述視頻數(shù)據(jù)存取指針72和62增加一個(gè)點(diǎn)。所述音頻和數(shù)據(jù)存取指針73、63、74和64以與所述視頻數(shù)據(jù)存取指針相同的方式進(jìn)行操作。
所述指針62、63、64、72、73和74中的每一個(gè)都被通過緩沖器65、66、67、69、70和71中的每一個(gè)加到所述存貯器上，并且地址緩沖器65、66、67、69、70和71中的每一個(gè)都被存貯器接口控制器75使能輸出并加到所述存貯器68的地址端口上。因此，在寫使能的情況下，由所述傳送分析程序單元11輸出的數(shù)據(jù)data 5被通過所述第三輸出緩沖器61加到所述存貯器68上，而在讀出時(shí)，由所述讀指針72、73和74中的每一個(gè)所識(shí)別的值被作為譯碼器數(shù)據(jù)輸出。所述存貯器接口控制器75接收并發(fā)送來自所述傳送分析程序單元11的控制信號(hào)cntrl 5，以及來自所述的視頻、音頻和數(shù)據(jù)譯碼器接口單元41、42和43的讀出控制信號(hào)vid-mem-cntrl、aud-mem-cntrl和data-mem-cntrl，并根據(jù)在所述視頻、音頻和數(shù)據(jù)寫數(shù)據(jù)中的所述控制信號(hào)cntrl 5所識(shí)別的數(shù)據(jù)種類將所述信號(hào)提供給存貯器68，以便到存貯器68讀取所述傳送分析程序單元11的數(shù)據(jù)，控制執(zhí)行向所述存貯器68的數(shù)據(jù)data 5寫入操作、從每一個(gè)譯碼器接口單元41、42和43中接收控制信號(hào)vid-mem-cntrl、aud-mem-cntrl和data-mem-cntrl，并在不從所述傳送分析程序單元11輸入數(shù)據(jù)的同時(shí)，把每一個(gè)讀指針72、73和74提供給所述存貯器68，讀出數(shù)據(jù)并把所述數(shù)據(jù)輸出給每一個(gè)譯碼器接口單元41、42和43。圖3所示CPU接口單元的操作提供所述的寄存器文件以及在所述傳送分析程序單元11的視頻、音頻譯碼器和其它譯碼器之間的接口，并輸出一個(gè)選擇信號(hào)，該選擇信號(hào)通過譯碼所述地址在所述傳送分析程序單元11或所述視頻、音頻和數(shù)據(jù)譯碼器5、6和7以及第一存貯單元12之中選擇一個(gè)。即所述CPU地址譯碼器31譯碼所述CPU 13的高地址部分并輸出一個(gè)選擇信號(hào)以選擇所述傳送分析程序單元11的寄存器，還輸出另一個(gè)選擇信號(hào)以對(duì)所述的程序/數(shù)據(jù)存貯器進(jìn)行存取。由于所述CPU 13產(chǎn)生了一個(gè)用于對(duì)所述傳送數(shù)據(jù)包譯碼寄存器21B的寄存器進(jìn)行存取的信號(hào)cntrl-dsp-td，所以通過所述控制信號(hào)cntrl 1、地址信號(hào)addr 1和所述選擇信號(hào)的組合應(yīng)用，所述的tp-CPU接口單元32譯碼所述地址，以使每一個(gè)寄存器具有其它的地址。在另一mem-CPU接口單元33、adf-CPU接口單元34和pes-CPU接口單元35中，如同在所述tp-CPU接口單元32中由所述CPU 13產(chǎn)生信號(hào)cntrl-dsp-mem、cntrl-dsp-adf和cntrl-dsp-pes以對(duì)所述傳送分析程序單元11的相應(yīng)寄存器進(jìn)行存取一樣，所述控制信號(hào)cntrl 1、地址信號(hào)addr 1和所述選擇信號(hào)相互組合起作用對(duì)所述地址譯碼，從而使每一個(gè)寄存器都具有其它的地址。
因此，所述的CPU接口時(shí)間14如圖7所示在產(chǎn)生中斷的時(shí)刻建立每一個(gè)可接收的中斷信號(hào)tp-int、adf-int、pes-int、vid-int、and-int和data-int。在這個(gè)時(shí)刻，能夠利用CPU 13讀/寫所述的中斷寄存器和所述的中斷使能值。
下面簡(jiǎn)要描述以上述方式操作的MPEG2傳送譯碼器。
一旦所述的傳送數(shù)據(jù)包從所述的通道譯碼器通過數(shù)據(jù)總線data3被輸入給所述傳送分析程序單元11，所述的傳送數(shù)據(jù)包譯碼控制器21A就開始工作，以分析所述傳送數(shù)據(jù)包的標(biāo)題，把每一個(gè)所述傳送數(shù)據(jù)包標(biāo)題的字段值加載給相應(yīng)的寄存器21B、23B和24B，并根據(jù)所述的中斷使能狀態(tài)為所述CPU產(chǎn)生一個(gè)中斷。通過檢測(cè)所需的數(shù)據(jù)包數(shù)據(jù)是否是根據(jù)對(duì)所述傳送數(shù)據(jù)包標(biāo)題進(jìn)行檢測(cè)之后的PID-V-flag、PID-A-flag、PID-PAT-flag、PID-CAT-flag和PID-NIT-flag的狀態(tài)，相應(yīng)的控制器開始工作。在所述ADF字段存在于所述數(shù)據(jù)包內(nèi)的情況下，即在所述ADF控制的被檢查位是10或11的情況下，檢測(cè)到所述ADF字段的存在，首先是所述ADF譯碼控制器23A、接著是相應(yīng)的控制器22a和24a開始工作。所述的ADF譯碼控制器23a通過分析ADF字段將每一個(gè)ADF字段的字段值裝入到相應(yīng)的寄存器中，并根據(jù)所述的中斷使能狀態(tài)產(chǎn)生一個(gè)中斷給所述的CPU13。在所述的ADF字段譯碼被完成或不存在所述ADF字段的情況下，相應(yīng)的譯碼控制器工作。就是說，在PID-V-flag、PID-A-flag、PID-D-flag為設(shè)定為1的情況下，所述PES譯碼控制器24A工作以分析所述PES數(shù)據(jù)標(biāo)題，裝載每一個(gè)字段值給相應(yīng)寄存器，并根據(jù)中斷使能狀態(tài)產(chǎn)生一個(gè)中斷給CPU 13。根據(jù)視頻、音頻和數(shù)據(jù)譯碼器的種類，所述的PES數(shù)據(jù)包數(shù)據(jù)被發(fā)送給所述的視頻譯碼器接口單元41、音頻譯碼器接口單元42和數(shù)據(jù)譯碼器接口單元43。
同時(shí)，每當(dāng)通過裝載每一個(gè)中斷寄存器而使在每一個(gè)信息組中存在有中斷時(shí)，所述的CPU 13都要檢查是哪一個(gè)區(qū)域使得所述CPU13產(chǎn)生了所述中斷，并根據(jù)所述中斷的狀態(tài)，對(duì)編程的中斷進(jìn)行處理。所述CPU 13可以通過所述CPU接口單元14對(duì)所述傳送分析程序單元11中的一系列寄存器進(jìn)行存取，并對(duì)所述的視頻、音頻和數(shù)據(jù)譯碼器進(jìn)行存取。另一方面，所述譯碼器接口單元15用作一個(gè)具有所述視頻、音頻和數(shù)據(jù)譯碼器的控制器，以發(fā)送由所述PES譯碼器24譯碼并且有所述CPU 13存取內(nèi)容的PES數(shù)據(jù)包數(shù)據(jù)，以幫助所述CPU 13根據(jù)用戶程編內(nèi)容之后的應(yīng)用對(duì)每個(gè)譯碼器進(jìn)行存取。
上述本發(fā)明MPEG 2傳送譯碼器的效果如下首先，通過利用一個(gè)硬連線邏輯和一個(gè)可編程CPU的相互結(jié)合構(gòu)成所述的MPEG2傳送譯碼器。本發(fā)明的譯碼操作可以根據(jù)用戶程編內(nèi)容可變地加以應(yīng)用；其次，通過使所述高速硬連線邏輯和所述低速CPU的相互接合，本發(fā)明有多種應(yīng)用；第三，本發(fā)明解決了當(dāng)所述譯碼器僅由所述硬連線邏輯電路構(gòu)成且其應(yīng)用范圍僅限制在相關(guān)應(yīng)用內(nèi)容和特征時(shí)所發(fā)生的開發(fā)新的傳送譯碼器的問題；第四，通過使每一個(gè)譯碼器接口具體化，由所述硬連線傳送分析程程序單元所譯碼的所述視頻、音頻和數(shù)據(jù)的數(shù)據(jù)隨著可編程CPU對(duì)所述譯碼器的分時(shí)分析而被同時(shí)輸出給相應(yīng)的譯碼器，從而對(duì)所述譯碼器進(jìn)行存??；和第五，在所述CPU對(duì)多個(gè)譯碼器中的一個(gè)進(jìn)行存取的同時(shí)，沒有被所述CPU進(jìn)行存取的譯碼器可以發(fā)送存貯在所述存貯器FIFO中的數(shù)據(jù)。
權(quán)利要求
1.一種MPEG2傳送譯碼器，包括通道譯碼單元，用于通過調(diào)諧或復(fù)制一個(gè)傳送數(shù)據(jù)包數(shù)據(jù)來輸出一個(gè)通過衛(wèi)星或電纜所接收的信號(hào)；傳送譯碼器，用于譯碼所述傳送數(shù)據(jù)包數(shù)據(jù)；視頻、音頻和數(shù)據(jù)譯碼器，用于通過所述的傳送譯碼器譯碼所述的視頻、音頻和數(shù)據(jù)信號(hào)，所述的傳送譯碼器還包括傳送分析程序單元，用于存貯進(jìn)行語法分析的每一個(gè)語法字段值，還用于輸出由一個(gè)在從每個(gè)數(shù)據(jù)包數(shù)據(jù)進(jìn)行收集之后的數(shù)據(jù)包指示符所識(shí)別的每一個(gè)數(shù)據(jù)，并且若設(shè)定了多個(gè)寄存器值中被指定的一個(gè)寄存器值，則輸出一個(gè)中斷信號(hào)；CPU接口單元，用于在所述傳送分析程序單元的寄存器文件和每個(gè)譯碼器之間提供接口，并輸出一個(gè)信號(hào)，所述信號(hào)通過譯碼所述地址選擇傳送分析程序單元或視頻譯碼器、音頻譯碼器，數(shù)據(jù)譯碼器和存貯器；CPU，用于一旦輸入了一個(gè)中斷信號(hào)，從所述CPU接口單元中讀所述中斷寄存器，檢測(cè)所述的中斷信號(hào)是從所述的傳送分析程度單元輸入的，還是從所述視頻譯碼器、音頻譯碼器和數(shù)據(jù)譯碼器輸入的，并根據(jù)存貯單元內(nèi)的程序進(jìn)行譯碼；存貯單元，用于存貯所述CPU的操作程序；譯碼器接口單元，用于進(jìn)行控制所述數(shù)據(jù)在CPU、所述傳送分析程序單元以及所述視頻、音頻和數(shù)據(jù)譯碼器之間的交換。
2.如權(quán)利要求1所述的MPEG2傳送譯碼器，其中，所述的傳送分析單元包括通道譯碼器接口單元，用于利用所述的通道譯碼單元輸入/輸出數(shù)據(jù)和控制信號(hào)；傳送譯碼器，用于通過分析所述MPEG2傳送數(shù)據(jù)包語法存貯每個(gè)分析后標(biāo)題的每一個(gè)字段值，并根據(jù)中斷寄存器的使能狀態(tài)中斷提供給所述CPU的分析后的字段值；存貯單元，用于在由所述CPU指定的存貯器的地址處存貯所述的MPEG2數(shù)據(jù)流，adpatation_extension_data，transport_private_data，pes_extension_data和DSM_trick_mode_data程序特定信息(PSI)部分；ADF譯碼器，用于通過分析所述MPEG2傳送數(shù)據(jù)包語法的ADF數(shù)據(jù)，存貯每一個(gè)分析后標(biāo)題的每一個(gè)字段值，并根據(jù)所述中斷寄存器使能狀態(tài)中止向所述CPU提供分析后的字段值；和PES譯碼器，用于通過分析所述MPEG2數(shù)據(jù)流的PES部分，存貯每一個(gè)分析后標(biāo)題的每一個(gè)字段值，并根據(jù)所述中斷寄存器的使能狀態(tài)中止向所述CPU提供分析后的字段值。
3.如權(quán)利要求2所述的MPEG2傳送譯碼器，其中，所述的傳送譯碼器還包括傳送數(shù)據(jù)包譯碼控制器，用于對(duì)所述MPEG2傳送數(shù)據(jù)包語法進(jìn)行分析；和傳送數(shù)據(jù)包譯碼寄存器，用于存貯在所述傳送數(shù)據(jù)包譯碼控制器中分析的每一個(gè)標(biāo)題字段值，并且由所述CPU對(duì)所述傳送譯碼寄存器的寄存器進(jìn)行存取。
4.如權(quán)利要求2的MPEG2傳送譯碼器，其中所述的存貯單元包括存貯器，用于存貯所述MPEG2數(shù)據(jù)流以及包括在一個(gè)所選數(shù)據(jù)包之內(nèi)的adaption_extension_data，transport_private_data，PES_extension_data和DSM_trick_mode_data的PSI部分，并且一個(gè)存貯器控制器具有起點(diǎn)地址和終點(diǎn)地址，用于在存貯器的指定地址處存貯每一個(gè)PSI數(shù)據(jù)、adaption_extension_data，transport_private_data，PES_extension_data和DSM_trick_mode_data，該控制器用于通過從起點(diǎn)地址到終點(diǎn)地址的所述寫地址的自動(dòng)變換來產(chǎn)生寫地址，以存貯數(shù)據(jù)，借此，所述存貯器接收數(shù)據(jù)和控制信號(hào)，以存貯從所述存貯器控制器接收的數(shù)據(jù)，并允許所述CPU對(duì)所接收的數(shù)據(jù)進(jìn)行存取。
5.如權(quán)利要求2的MPEG2傳送譯碼器，其中，所述的ADF譯碼器包括ADF譯碼控制器，用于對(duì)所述MPEG2傳送數(shù)據(jù)包語法的ADF數(shù)據(jù)進(jìn)行分析；和ADF譯碼寄存器，用于存貯在所述ADF譯碼控制器中進(jìn)行分析后的所述標(biāo)題的每個(gè)字段值，并利用所述CPU對(duì)所述ADF譯碼寄存器中的寄存器進(jìn)行存取。
6.如權(quán)利要求2的MPEG2傳送譯碼器，其中，所述PES譯碼器包括PES譯碼控制器，用于對(duì)所述MPEG2數(shù)據(jù)流的PES部分進(jìn)行分析；和PES譯碼寄存器，用于存貯每個(gè)分析后的標(biāo)題的字段值，且由CPU對(duì)所述PES譯碼寄存器中的寄存器進(jìn)行存取。
7.如權(quán)利要求1的MPEG2傳送譯碼器，其中，所述CPU接口單元包括數(shù)據(jù)緩沖器，用于執(zhí)行對(duì)所述CPU數(shù)據(jù)總線內(nèi)容讀/寫緩沖；CPU地址譯碼器，用于通過譯碼所述CPU的高地址部分產(chǎn)生一個(gè)用于選擇所述傳送分析程序單元的寄存器的選擇信號(hào)，該譯碼器還要產(chǎn)生用于對(duì)所述視頻、音頻和其它譯碼器進(jìn)行存取的一個(gè)選擇信號(hào)，以及用于對(duì)所述程序/數(shù)據(jù)存貯器進(jìn)行存取一個(gè)選擇信號(hào)；tp-CPU接口單元，用于通過使所述的CPU控制信號(hào)和地址信號(hào)以及所述選擇信號(hào)相互結(jié)合，產(chǎn)生一個(gè)與所述CPU相關(guān)的控制信號(hào)cntrl-dsp-td以對(duì)所述傳送數(shù)據(jù)包譯碼寄存器中的寄存器進(jìn)行存?。淮尜A器接口單元，用于通過使所述CPU控制信號(hào)和地址信號(hào)及一個(gè)選擇信號(hào)相互結(jié)合，產(chǎn)生一個(gè)與所述CPU相關(guān)的控制信號(hào)cntrl-dsp-mem以對(duì)所述存貯器控制器中的寄存器進(jìn)行存取；adf-CPU接口單元，用于通過使所述CPU13控制信號(hào)和一個(gè)地址信號(hào)及一個(gè)選擇信號(hào)相互結(jié)合，產(chǎn)生一個(gè)與所述CPU相關(guān)的控制信號(hào)cntrl-dsp-adf，以對(duì)所述ADF譯碼寄存器中的寄存器進(jìn)行存??；和pes-CUP接口單元，用于通過使所述CPU控制信號(hào)和一個(gè)地址信號(hào)及一個(gè)選擇信號(hào)相互結(jié)合，產(chǎn)生一個(gè)與所述CPU相關(guān)的控制信號(hào)cntrl-dsp-pes，以對(duì)所述PES譯碼寄存器中的寄存器進(jìn)行存取。
8.如權(quán)利要求7的MPEG2傳送譯碼器，其中，所述的tp-CPU接口單元、存貯器接口單元adf-CPU接口單元譯碼每一個(gè)地址，以使每一個(gè)寄存器具有其它的地址。
9.如權(quán)利要求1的MPEG2傳送譯碼器，其中，所述的譯碼器接口單元包括視頻譯碼器接口單元，用于控制一個(gè)控制信號(hào)，以使所述CPU13和所述PES譯碼器24共同對(duì)所述視頻譯碼器進(jìn)行存??；音頻譯碼器接口單元，用于控制一個(gè)控制信號(hào)，以使所述CPU13和所述PES譯碼器24共同對(duì)所述音頻譯碼器進(jìn)行存??；和數(shù)據(jù)譯碼器接口單元，用于控制一個(gè)控制信號(hào)，以使所述CPU13和所述PES譯碼器24共同對(duì)所述數(shù)據(jù)譯碼器進(jìn)行存取。
10.如權(quán)利要求9的MPEG2傳送譯碼器，其中，所述的視頻、音頻和數(shù)據(jù)譯碼器接口單元包括第一數(shù)據(jù)緩沖區(qū)，用于在暫存所述輸出數(shù)據(jù)后進(jìn)行輸出；存貯器單元，用于存貯由所述傳送分析程序單元輸出的數(shù)據(jù)，然后，首先輸出先前所輸入的數(shù)據(jù)，然后再同時(shí)輸出表示所述數(shù)據(jù)是否已被填滿的信號(hào)fifo-ef和fifo-ff；第二數(shù)據(jù)緩沖器，用于在暫存之后輸出由所述存貯單元所輸出的數(shù)據(jù)；存取控制單元，用于根據(jù)所述CPU的譯碼器存取狀態(tài)建立給出對(duì)CPU進(jìn)行存取的權(quán)的的信號(hào)標(biāo)記，并輸出來自所述存貯單元的信號(hào)fifo-ef和fifo-ff；和接口控制單元，用于利用來自所述存取控制單元的信號(hào)標(biāo)記，在完成了當(dāng)前存取目標(biāo)之后控制所述CPU對(duì)所述視頻譯碼器的讀/寫存取。
11.如權(quán)利要求9的MPEG2傳送譯碼器，其中，所述的視頻、音頻和數(shù)據(jù)譯碼器接口單元可根據(jù)應(yīng)用而由其中一部分構(gòu)成。
12.如權(quán)利要求9和10的MPEG2傳送譯碼器，其中，所述的視頻、音頻和數(shù)據(jù)譯碼器接口單元可以共享所述的存貯單元。
13.如權(quán)利要求12的MPEG2傳送譯碼器，其中，所述的存貯單元包括第三數(shù)據(jù)緩沖器，用于暫存所述傳送分析程序單元的輸出數(shù)據(jù)；被分成三個(gè)區(qū)域，即視頻、音頻和數(shù)據(jù)存貯區(qū)的一個(gè)存貯器，用于存貯從所述第三數(shù)據(jù)緩沖器輸入的數(shù)據(jù)，或把所存貯的數(shù)據(jù)作為譯碼器數(shù)據(jù)輸出；視頻寫指針，用于輸出一個(gè)寫地址，以將所述的視頻數(shù)據(jù)寫入所述存貯器；音頻寫指針，用于輸出一個(gè)寫地址，以將所述的音頻數(shù)據(jù)寫入所述存貯器；數(shù)據(jù)寫指針，用于輸出一個(gè)寫地址，以將所述的數(shù)據(jù)寫入所述存貯器；第一地址緩沖器，用于暫存由所述視頻寫指針輸出的地址；第二地址緩沖器，用于暫存由所述音頻寫指針輸出的地址；第三地址緩沖器，用于暫存由所述數(shù)據(jù)寫指針輸出的地址；視頻讀指針，用于輸出一個(gè)讀地址，以便將該視頻數(shù)據(jù)讀至所述存貯器；音頻讀指針，用于輸出一個(gè)讀地址，以便將該音頻數(shù)據(jù)讀至所述存貯器；數(shù)據(jù)讀指針，用于輸出一個(gè)讀地址，以便將該所述數(shù)據(jù)讀至所述存存貯器；第四地址緩沖器，用于暫存由所述視頻讀指針輸出的地址；第五地址緩沖器，用于暫存由所述音頻讀指針輸出的地址；第六地址緩沖器，用于暫存由所述數(shù)據(jù)讀指針輸出的地址；存貯器接口控制器，用于利用來自所述PES譯碼器的控制信號(hào)cntrl 5控制所述視頻、音頻和數(shù)據(jù)讀/寫指針以及所述第一到第六地址緩沖器的操作。
全文摘要
本發(fā)明包括傳送分析程序單元，分析語法字段值并輸出識(shí)別的每個(gè)數(shù)據(jù)以及中斷；CPU接口單元，用于在傳送分析程序單元的寄存器文件和每個(gè)譯碼器之間提供接口，并輸出一個(gè)信號(hào)；CPU，用于一旦輸入了一個(gè)中斷信號(hào)，從所述的CPU接口單元中讀中斷寄存器，檢測(cè)所述的中斷信號(hào)，并進(jìn)行譯碼；存貯單元，用于存貯所述CPU的操作程序；和一個(gè)譯碼器接口單元，用于控制數(shù)據(jù)交換。
文檔編號(hào)H04N7/52GK1135699SQ9512039
公開日1996年11月13日 申請(qǐng)日期1995年11月23日 優(yōu)先權(quán)日1994年11月23日
發(fā)明者林采悅, 李炫洙 申請(qǐng)人:Lg電子株式會(huì)社