專利名稱：同步數(shù)字序列空分交叉連接設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電通信中的數(shù)字信息傳輸技術(shù)，更具體是涉及以交換功能為特征的網(wǎng)絡(luò)設(shè)備。
數(shù)字交叉連接設(shè)備(DXC)是同步數(shù)字序列(SDH)網(wǎng)絡(luò)中的一個重要傳輸設(shè)備，它能實現(xiàn)同步傳輸網(wǎng)的有效管理，可靠的網(wǎng)絡(luò)保護(hù)及自動化配線和網(wǎng)絡(luò)監(jiān)控。一個DXC可傳送不同級別SDH的業(yè)務(wù)和連接不同信號間的業(yè)務(wù)，國際電報電話咨詢委員會(CCITT)對SDH的建議僅定義了功能，但未具體規(guī)定該設(shè)備的物理實現(xiàn)結(jié)構(gòu)。
TST交叉連接結(jié)構(gòu)是可實現(xiàn)無阻塞連接并比其他結(jié)構(gòu)(例如STS等)更為經(jīng)濟(jì)的設(shè)備，因為其交叉連接的規(guī)模大小可由每種情況下所需交換容量來確定。
本發(fā)明便是一種TST交叉連接結(jié)構(gòu)中的空分交叉連接設(shè)備。
數(shù)字交叉連接按其交叉數(shù)據(jù)的速率和級別可分為4/4和4/1等種類。本發(fā)明的目的就是實現(xiàn)既能完成4/4，又能完成4/1交叉連接功能的空分交叉連接設(shè)備。
為達(dá)此目的，本發(fā)明采取的解決方案是同步數(shù)字序列(SDH)空分交叉連接設(shè)備包括一個含有交叉矩陣的交叉內(nèi)核單元和交叉控制單元；交叉控制單元對交叉內(nèi)核單元輸出控制信號(CCSR，CCSRa)，以實現(xiàn)4/4或4/1兩種交叉連接；所述交叉控制單元包括復(fù)用控制寄存器、主和備用的隨機(jī)存取存儲器RAM、切換控制寄存器、第一多路轉(zhuǎn)換開關(guān)MUX1、命令寄存器和第二多路轉(zhuǎn)換開關(guān)MUX2；主隨機(jī)存取存儲器RAM、備用隨機(jī)存取存儲器RAM和切換控制寄存器與第一多路轉(zhuǎn)換開關(guān)相連；復(fù)用控制寄存器、命令寄存器和第一多路轉(zhuǎn)換開關(guān)與第二多路轉(zhuǎn)換開關(guān)相連。第一多路轉(zhuǎn)換開關(guān)MUX1在切換控制寄存器的信號控制下轉(zhuǎn)換接收主RAM或備用RAM的控制數(shù)據(jù)；第二多路轉(zhuǎn)換開關(guān)MUX2在命令寄存器的命令信號COM_REG控制下轉(zhuǎn)換地接收第一多路轉(zhuǎn)換開關(guān)MUX1的輸出或所述復(fù)用控制寄存器的輸出，并輸出控制交叉內(nèi)核單元的控制信號CCS。
所述交叉控制單元還包括連接在切換控制寄存器的輸出信號(SR)路徑上的一個D觸發(fā)器，即D觸發(fā)器的Q端接第一多路轉(zhuǎn)換開關(guān)MUX1的控制端，而觸發(fā)器的D、CE、C端分別與切換控制寄存器，命令寄存器的切換控制位(GEN)，以及幀同步脈沖輸入端(SFP)相連，以實現(xiàn)無誤碼切換。
由于本發(fā)明采用每個交叉連接單元對應(yīng)兩套交叉矩陣控制單元，其中一套用于當(dāng)前交換另一套留作倒換刷新，兩套間的切換由同步信號加以控制與接入交叉連接設(shè)備的信號內(nèi)容無關(guān)，因而具有相對獨立性，大大簡化了切換操作的實施過程。由于采用的是4/1交叉形式，進(jìn)入交叉連接設(shè)備的SDH信號是幀對齊和支路對準(zhǔn)的，而其幀頭位置是由交叉控制單元統(tǒng)一控制，由幀對齊控制信號產(chǎn)生切換同步信號，保證切換在每路SDH信號的幀頭進(jìn)行，從而實現(xiàn)了無差錯切換。此外，本發(fā)明采用了交叉內(nèi)核單元和交叉控制單元一體設(shè)計，通過配置交叉控制單元中命令寄存器中的工作方式位可實現(xiàn)不同的交叉形式64*64的4/4交叉連接以及16*16的4/1交叉連接。
現(xiàn)結(jié)合附圖詳細(xì)說明
具體實施例方式

圖1是本發(fā)明空分交叉連接設(shè)備實施例的電路連接圖；圖2為圖1所示交叉內(nèi)核單元的組成示意圖；圖3是圖1所示交叉控制單元的電路連接圖；圖4說明圖3所示交叉控制單元處于寄存器工作方式時的情況；圖5是說明交叉控制單元中各寄存器單元內(nèi)容的示意圖，其中圖5a表示復(fù)用控制寄存器的各單元內(nèi)容；圖5b表示命令寄存器的各單元內(nèi)容；圖5c表示切換控制寄存器的單元內(nèi)容；圖6為圖3所示交叉控制單元處于RAM工作方式下的示意圖；圖7為本發(fā)明實施例的空分交叉連接設(shè)備片的外形及各引腳示意圖。
圖8和圖9分別為說明本發(fā)明實現(xiàn)無差錯切換的控制原理和信號時序示意圖；首先參見圖7，該圖示出了本發(fā)明一個實施例的外形及各引腳，其中各引腳標(biāo)記的含義如下UHW0～UHW63為上行數(shù)據(jù)輸入腳DHW0～DHW63為下行數(shù)據(jù)輸出腳
/RST-復(fù)位信號SFP-幀同步脈沖輸入端CK38-38M時鐘CK19-19M時鐘TST方式0正常工作模式，1測試模式/RD-μP接口讀信號端/WR-μP接口寫信號端/ACS-片選信號Da-μP接口數(shù)據(jù)Ad-μP接口地址上述最后五個端組成微處理機(jī)接口端601。
圖1則示出該實施例的內(nèi)部結(jié)構(gòu)包括交叉內(nèi)核單元11和交叉控制單元12兩大部分，該兩部分通過信號線CCS0[50]～CCS63[50]連接。
圖2示出了交叉內(nèi)核單元11包含有64個交叉矩陣(100～163)。交叉內(nèi)核單元11接收來自上行數(shù)據(jù)輸入腳UHW0～UHW63的信號UHW，其交叉矩陣100～163在交叉控制單元12的信號CCS0～CCS63的控制(下面將詳述)下進(jìn)行交叉連接，并輸出下行數(shù)據(jù)信號DHW至下行數(shù)據(jù)輸出腳DHW0～DHW63。
圖3示出了交叉控制單元12的結(jié)構(gòu)組成。由此圖可見，該控制單元包括復(fù)用控制寄存器22，其各存儲單元標(biāo)記SEL5～SEL0如圖5a所示，分別代表控制信號CCS[50]。為了實現(xiàn)寄存器工作方式下的切換，復(fù)用控制寄存器22通過一個D觸發(fā)器27和復(fù)用控制暫存寄存器21連接，該觸發(fā)器27的D(D0、D1、…、D5)、CE、C各端分別與復(fù)用控制暫存寄存器21、GEN和SFP信號相連，其Q(Q0、Q1、…、Q5)端連到復(fù)用控制器22。D觸發(fā)器27、復(fù)用控制暫存寄存器21和復(fù)用寄存器22共有64組，每一組通過第二多路轉(zhuǎn)換開關(guān)32向交叉內(nèi)核單元11輸出控制數(shù)據(jù)，控制交叉內(nèi)核單元11內(nèi)一個交叉矩陣的交叉連接，從而實現(xiàn)64*64的4/4交叉連接功能。
根據(jù)圖3，交叉控制單元12還包括主RAM25和備用RAM26與第一多路轉(zhuǎn)換開關(guān)31相連，在切換控制寄存器23的控制下，第一多路轉(zhuǎn)換開關(guān)31將主RAM25或備用RAM26的控制數(shù)據(jù)信號經(jīng)第二多路轉(zhuǎn)換開關(guān)32傳輸?shù)浇徊鎯?nèi)核單元11。主RAM25和備用RAM26共有16組，切換控制寄存器為16位，如圖5c所示，每位控制一組主RAM25和備用RAM26的工作狀態(tài)，當(dāng)某位為0(或1)時表示其控制的主RAM25工作，為1(或0)表示其控制的備用RAM26工作，從而實現(xiàn)16*16的4/1交叉連接功能。
根據(jù)圖3，該實施例的交叉控制單元12還包括用于選擇寄存器或RAM工作方式的命令寄存器24，該命令寄存器24為八位寄存器，其存儲單元賦值含義如圖5b所示，本例中GEN為0表示切換允許；GEN為1表示切換禁止。
REN為1表示禁止讀寄存器REG/RAM內(nèi)容；為0表示允許讀REG/RAM內(nèi)容；OEN為1表示輸出三態(tài)，0表示輸出數(shù)據(jù)；
REG/RAM0表示寄存器REG方式，1表示RAM方式；下面再結(jié)合圖4和圖6對本發(fā)明實施例的4/4、4/1兩種交叉連接的切換及工作原理進(jìn)行詳細(xì)說明。
當(dāng)命令寄存器24的命令COM_REG，設(shè)置為“選寄存器工作方式”，即其最末單元REG/RAM為0時，交叉控制單元12，即如圖4所示結(jié)構(gòu)完成64*64的4/4交叉連接功能，輸出交叉控制信號CCSR至交叉內(nèi)核單元11。
更具體地說，在寄存器工作方式下，交叉控制單元12選擇復(fù)用控制寄存器22的數(shù)據(jù)作為交叉控制數(shù)據(jù)，64條輸入信號線UHW(630)進(jìn)入交叉內(nèi)核單元11，由交叉控制數(shù)據(jù)控制交叉內(nèi)核單元11的交叉矩陣連接關(guān)系，將信號線UHW(630)連接至下行數(shù)據(jù)信號線DHW(630)。此時每一路上行數(shù)據(jù)UHW信號是作為一個整體進(jìn)行交叉的，從而實現(xiàn)64*64的4/4交叉連接。
另一方面當(dāng)命令寄存器設(shè)置為“選RAM工作方式”時，即REG/RAM字節(jié)賦值為1時，則如圖6所示，交叉控制單元12處于RAM工作方式下，由RAM25，26內(nèi)的數(shù)據(jù)作為交叉控制數(shù)據(jù)控制交叉矩陣100～163(圖2)從UHW到DHW之間的交叉連接關(guān)系，此時對每一路UHW數(shù)據(jù)是按SDH幀結(jié)構(gòu)中的列進(jìn)行交叉的，從而實現(xiàn)4/1的交叉連接。
更具體地說，此時，信號UHW(630)在交叉時被分為16組(1組4bit)。UHW(4n)、UHW(4n+1)、UHW(4n+2)、UHW(4n+3)[n＝0，1，2，…15]為一組。DHW(63～0)也按同樣方式相應(yīng)分為16組，每組各有主/備兩個RAM25，26，其主備關(guān)系控制由圖5C所示的切換寄存器23來完成的，該信號包括8位高位H字節(jié)(8～15)和8位低位L字節(jié)(0～7)，其每個1bit0/1控制1組。為0時，表示主RAM工作；為1時，表示備RAM工作。每組UHW信號到DHW信號的連接關(guān)系由相應(yīng)的RAM內(nèi)的數(shù)據(jù)控制，RAM內(nèi)的數(shù)據(jù)是按SDH STM-1幀信號的列進(jìn)行組織的，因而每組UHW到DHW的連接關(guān)系也是按列進(jìn)行的，從而實現(xiàn)16*16(4bit一組)的4/1交叉連接。
以下結(jié)合圖8和圖9說明無誤碼切換的實現(xiàn)。
如圖8所示，SDH信號是具有幀結(jié)構(gòu)A1，A2…的數(shù)據(jù)，無誤碼切換就是要保證切換前后該幀結(jié)構(gòu)的完整性，也就是說應(yīng)保證在幀頭位置Hd處實現(xiàn)切換正如圖8所示，本發(fā)明便是利用外部輸入的幀同步脈沖SFP的上升沿來指示幀頭位置Hd的。換句話說，只要保證同步脈沖信號SFP的上升沿與SDH信號的幀頭對齊時進(jìn)行切換便能實現(xiàn)無誤碼切換。
圖9是實現(xiàn)本發(fā)明RAM控制方式下無誤碼切換的控制原理圖，它與圖6示意圖不同之處僅在于多了一個D觸發(fā)器71，該觸發(fā)器的D、CE、C各端分別與切換控制寄存器、GEN和SFP信號相連，其Q端接到MUX1。在RAM工作方式下，實現(xiàn)的是4/1交叉連接，此時進(jìn)入到交叉矩陣的信號幀頭是對齊的，正如圖8所示幀頭Hd與SFP信號上升沿對齊。所以，本發(fā)明進(jìn)行如下切換過程在執(zhí)行切換前，先將要切換到交叉連接矩陣的控制數(shù)據(jù)寫入備用RAM26，同時置命令寄存器24的切換允許位GEN為1，即切換被禁止，此時按要求更改切換控制寄存器23的內(nèi)容(圖5C)，然后再置切換允許位GEN為0，即允許切換，如圖8所示，在進(jìn)行切換點Hd之前，GEN完成了從禁止切換→允許切換的上述過程，結(jié)合圖9可知，此時D觸發(fā)器71和備RAM均已作好切換準(zhǔn)備，故當(dāng)幀同步脈沖一到，其上升沿便觸發(fā)D觸發(fā)器的Q端輸出切換控制信號SR，控制MUX1和MUX2的轉(zhuǎn)換，以將切換控制寄存器已改變的那些位相對應(yīng)的已寫入備用RAM26的交叉控制數(shù)據(jù)CCSRa切換到交叉連接矩陣。從而實現(xiàn)了由SFP信號指示的幀頭位置處的無誤碼切換。
權(quán)利要求
1.一種同步數(shù)字序列空分交叉連接設(shè)備，其特征在于包括一個含有交叉矩陣(100～163)的交叉內(nèi)核單元(11)和交叉控制單元(12)；交叉內(nèi)核單元(11)和交叉控制單元(12)之間用信號線相連；所述交叉控制單元(12)包括復(fù)用控制寄存器(22)、主和備用的隨機(jī)存取存儲器(25，26)、切換控制寄存器(23)、第一多路轉(zhuǎn)換開關(guān)(31)、命令寄存器(24)和第二多路轉(zhuǎn)換開關(guān)(32)；主隨機(jī)存取存儲器(25)、備用隨機(jī)存取存儲器(26)和切換控制寄存器(23)與第一多路轉(zhuǎn)換開關(guān)(31)相連；復(fù)用控制寄存器(22)、命令寄存器(24)和第一多路轉(zhuǎn)換開關(guān)(31)與第二多路轉(zhuǎn)換開關(guān)(32)相連。
2.如權(quán)利要求1所述的同步數(shù)字序列空分交叉連接設(shè)備，其特征在于交叉內(nèi)核單元(11)含有64個交叉矩陣(100～163)。
3.如權(quán)利要求1所述的同步數(shù)字序列空分交叉連接設(shè)備，其特征在于復(fù)用控制寄存器(22)為六位寄存器。
4.如權(quán)利要求1所述的同步數(shù)字序列空分交叉連接設(shè)備，其特征在于命令寄存器(24)為八位寄存器。
5.如權(quán)利要求1或3所述的同步數(shù)字序列空分交叉連接設(shè)備，其特征在于還包括通過D觸發(fā)器(27)與復(fù)用控制寄存器(22)相連的復(fù)用控制暫存寄存器(21)。
6.如權(quán)利要求5所述的同步數(shù)字序列空分交叉連接設(shè)備，其特征在于D觸發(fā)器(27)、復(fù)用控制暫存寄存器(21)和復(fù)用控制寄存器(22)共有64組。
7.如權(quán)利要求1所述的同步數(shù)字序列空分交叉連接設(shè)備，其特征在于主隨機(jī)存取存儲器(25)和備用隨機(jī)存取存儲器(26)共有16組。
8.如權(quán)利要求7所述的同步數(shù)字序列空分交叉連接設(shè)備，其特征在于切換控制寄存器為16位寄存器。
9.如權(quán)利要求1、4或8所述的同步數(shù)字序列空分交叉連接設(shè)備，其特征在于交叉控制單元(12)還包括連接在切換控制寄存器(23)輸出信號SR路徑上的一個D觸發(fā)器(71)，即所述D觸發(fā)器(71)的Q端接第一多路轉(zhuǎn)換開關(guān)的控制端，而觸發(fā)器(71)的D、CE、C端分別與切換控制寄存器(23)、命令寄存器(24)的切換控制位GEN，以及幀同步脈沖輸入端SFP相連。
全文摘要
一種SDH空分交叉連接設(shè)備結(jié)構(gòu),即采用一個交叉內(nèi)核單元和控制兩種工作方式的交叉控制單元一體化組成的芯片結(jié)構(gòu)。所述內(nèi)核單元包括64個交叉矩陣,所述控制單元包括配置交叉矩陣控制數(shù)據(jù)的復(fù)用控制寄存器,分別用于工作和備用的主RAM和備RAM;選工作方式的命令寄存器以及用于轉(zhuǎn)換主、備RAM的第一轉(zhuǎn)換開關(guān)(MUX1)和轉(zhuǎn)換兩種工作方式(寄存器/RAM)的第二轉(zhuǎn)換開關(guān)。本發(fā)明靈活地實現(xiàn)4/4或4/1交叉連接設(shè)備,提供無誤碼切換機(jī)制,切換操作簡便。
文檔編號H04Q11/06GK1248878SQ9811898
公開日2000年3月29日 申請日期1998年9月22日 優(yōu)先權(quán)日1998年9月22日
發(fā)明者過中梁, 李征 申請人:深圳市華為技術(shù)有限公司