一種基于端系統(tǒng)網(wǎng)絡(luò)數(shù)據(jù)安全性提升方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種網(wǎng)絡(luò)數(shù)據(jù)安全性提升方法，特別涉及一種基于端系統(tǒng)的網(wǎng)絡(luò)數(shù)據(jù)安全性提升方法。
【背景技術(shù)】
[0002]在計(jì)算機(jī)通信領(lǐng)域，數(shù)據(jù)的規(guī)模正在高速增長(zhǎng)，數(shù)據(jù)中普遍存在質(zhì)量問(wèn)題，很多數(shù)據(jù)錯(cuò)誤在數(shù)據(jù)源端已發(fā)生錯(cuò)誤，目前主流節(jié)點(diǎn)間的通信數(shù)據(jù)按是以數(shù)據(jù)幀中增加CRC，在接收端進(jìn)行校驗(yàn)，但是這種方式僅能校驗(yàn)出部分生成CRC校驗(yàn)后到數(shù)據(jù)幀接收前出現(xiàn)的錯(cuò)誤，不能對(duì)數(shù)據(jù)從發(fā)送端主機(jī)到接收端主機(jī)傳輸?shù)恼麄€(gè)過(guò)程的正確性進(jìn)行校驗(yàn)，以保證數(shù)據(jù)的正確性。

【發(fā)明內(nèi)容】

[0003]本發(fā)明提出了一種基于端系統(tǒng)網(wǎng)絡(luò)數(shù)據(jù)安全性提升方法，能夠利用已有電路，從數(shù)據(jù)的產(chǎn)生、傳遞、傳輸、接收過(guò)程中保證數(shù)據(jù)的正確性。
[0004]本發(fā)明的技術(shù)方案如下:
[0005]—種基于端系統(tǒng)網(wǎng)絡(luò)數(shù)據(jù)安全性提升方法，包括以下步驟，
[0006]I)數(shù)據(jù)在發(fā)送端的處理:
[0007]1.1)主機(jī)將待發(fā)數(shù)據(jù)以及待發(fā)數(shù)據(jù)的CRC校驗(yàn)結(jié)果寫(xiě)入端系統(tǒng)發(fā)送內(nèi)存中的發(fā)送位置，發(fā)送位置與待發(fā)數(shù)據(jù)對(duì)應(yīng)；
[0008]1.2)端系統(tǒng)的處理器從發(fā)送內(nèi)存中獲取到待發(fā)數(shù)據(jù)；
[0009]1.3)所述處理器對(duì)獲取的待發(fā)數(shù)據(jù)進(jìn)行封裝；
[0010]1.3.1)待發(fā)數(shù)據(jù)對(duì)應(yīng)的MSN值加I，若MSN值增加到65536時(shí)，下一個(gè)MSN值為I ；
[0011 ] 1.3.2)將待發(fā)數(shù)據(jù)在物理層接口發(fā)送時(shí)端系統(tǒng)的本地時(shí)間封裝到STS字段；
[0012]1.3.3)通過(guò)CRCX和CRCY對(duì)經(jīng)過(guò)步驟1.3.2)封裝后的待發(fā)數(shù)據(jù)以及該待發(fā)數(shù)據(jù)的源ID進(jìn)行計(jì)算，并將計(jì)算結(jié)果對(duì)應(yīng)封裝到CRCX字段和CRCY字段;CRC-X和CRC-Y兩個(gè)16位CRC由兩個(gè)不同的多項(xiàng)式計(jì)算而來(lái)，用于對(duì)待發(fā)數(shù)據(jù)的正確性進(jìn)行了保證；
[0013]1.4)端系統(tǒng)將封裝后的待發(fā)數(shù)據(jù)寫(xiě)入端系統(tǒng)的DPRAM發(fā)送緩沖區(qū)，然后對(duì)待發(fā)數(shù)據(jù)進(jìn)行CRC校驗(yàn)，若校驗(yàn)失敗，丟棄相應(yīng)數(shù)據(jù)，若校驗(yàn)成功，轉(zhuǎn)入步驟1.5)；
[0014]1.5)端系統(tǒng)的FPGA從端系統(tǒng)的DPRAM中讀取待發(fā)數(shù)據(jù)并通過(guò)物理層發(fā)送至接收端的端系統(tǒng)；
[0015]2)數(shù)據(jù)在接收端的處理:
[0016]2.1)端系統(tǒng)將接收到的數(shù)據(jù)存入FPGA的接收緩沖區(qū)；
[0017]2.2)由端系統(tǒng)的處理器通過(guò)CRCX和CRCY對(duì)接收到的數(shù)據(jù)進(jìn)行正確性檢查，若存在錯(cuò)誤，丟棄相應(yīng)數(shù)據(jù)，否則轉(zhuǎn)入步驟2.3)；
[0018]2.3)端系統(tǒng)將檢查正確數(shù)據(jù)放入端系統(tǒng)內(nèi)存中的對(duì)應(yīng)的接收緩沖區(qū)位置，由主機(jī)進(jìn)行數(shù)據(jù)讀取，并按照發(fā)送端封裝的格式進(jìn)行解析。
[0019]其中，上述CRCX和CRCY均是8位的CRC多項(xiàng)式、16位的CRC多項(xiàng)式或32位的CRC多項(xiàng)式，最好選用16位的CRC多項(xiàng)式。
[0020]步驟1.1)中，主機(jī)是通過(guò)PCI接口將待發(fā)數(shù)據(jù)以及待發(fā)數(shù)據(jù)的CRC校驗(yàn)結(jié)果寫(xiě)入端系統(tǒng)發(fā)送內(nèi)存中的發(fā)送位置。
[0021]本發(fā)明的優(yōu)點(diǎn):
[0022]本發(fā)明能夠在不改變已有硬件電路的基礎(chǔ)上，從數(shù)據(jù)的產(chǎn)生、傳遞、傳輸、接收過(guò)程中保證數(shù)據(jù)的正確性，提高了網(wǎng)絡(luò)通信的安全性指標(biāo);通過(guò)每一環(huán)節(jié)的簡(jiǎn)單更改實(shí)現(xiàn)安全性提升，具有成本低，使用靈活，易于實(shí)現(xiàn)的特點(diǎn)。
[0023]由于待發(fā)數(shù)據(jù)從發(fā)送端到接收端需經(jīng)過(guò)主機(jī)到端系統(tǒng)拷貝、端系統(tǒng)協(xié)議棧、端系統(tǒng)調(diào)度、物理層及鏈路傳輸、接收端調(diào)度、接收端協(xié)議棧處理及拷貝到接收主機(jī)等過(guò)程，而本發(fā)明在上述數(shù)據(jù)傳輸?shù)拿總€(gè)階段增加CRC校驗(yàn)，因此，本發(fā)明保證了數(shù)據(jù)在整個(gè)過(guò)程中的正確性。
【附圖說(shuō)明】
[0024]圖1是本發(fā)明端系統(tǒng)的結(jié)構(gòu)示意圖；
[0025]圖2是本發(fā)明數(shù)據(jù)格式示意圖；
[0026]圖3是本發(fā)明流程圖。
【具體實(shí)施方式】
[0027]本發(fā)明提出了一種基于端系統(tǒng)的網(wǎng)絡(luò)數(shù)據(jù)安全性提升方法，如圖1所示，包括FPGA內(nèi)部集成處理器核，外部掛載SDRAM及DPRAM雙口芯片，SDRAM用于通信端口的應(yīng)用數(shù)據(jù)的緩沖區(qū)，用于緩存主機(jī)端的發(fā)送數(shù)據(jù)及端系統(tǒng)的接收數(shù)據(jù)，DPRAM雙口作為端系統(tǒng)鏈路層的發(fā)送緩沖區(qū);通過(guò)增加主機(jī)與端系統(tǒng)間數(shù)據(jù)拷貝CRC及內(nèi)部數(shù)據(jù)格式提高數(shù)據(jù)安全性的指標(biāo)。應(yīng)用數(shù)據(jù)格式如圖2所示，對(duì)于標(biāo)準(zhǔn)A664網(wǎng)絡(luò)，其應(yīng)用數(shù)據(jù)最長(zhǎng)為8192字節(jié)，為增加數(shù)據(jù)安全性，在應(yīng)用數(shù)據(jù)中增加了完整性消息頭MIH字段及兩個(gè)16位的CRC字段;其中MIH字段又由2個(gè)字節(jié)的消息序號(hào)MSN和6個(gè)字節(jié)的源時(shí)間戳STS組成。
[0028]本發(fā)明通過(guò)從數(shù)據(jù)的產(chǎn)生、傳遞、傳輸、接收過(guò)程增加CRC校驗(yàn)來(lái)保證數(shù)據(jù)的正確性，在待發(fā)數(shù)據(jù)中增加了完整性消息頭MIH字段及兩個(gè)16位的CRC字段(即CRCX和CRCY)，其中MIH字段又由2個(gè)字節(jié)的消息序號(hào)MSN和6個(gè)字節(jié)的源時(shí)間戳STS組成。
[0029]下面結(jié)合附圖及具體實(shí)例對(duì)本發(fā)明做進(jìn)一步的詳細(xì)說(shuō)明。
[0030]基于端系統(tǒng)網(wǎng)絡(luò)數(shù)據(jù)安全性提升方法，包括以下步驟:
[0031]I)數(shù)據(jù)在發(fā)送端的處理
[0032]1.1)主機(jī)通過(guò)PCI接口將待發(fā)數(shù)據(jù)以及待發(fā)數(shù)據(jù)的CRC校驗(yàn)結(jié)果寫(xiě)入端系統(tǒng)發(fā)送內(nèi)存中的發(fā)送位置，發(fā)送位置與待發(fā)數(shù)據(jù)對(duì)應(yīng)；
[0033]1.2)端系統(tǒng)的處理器從發(fā)送內(nèi)存中獲取到待發(fā)數(shù)據(jù)；
[0034]1.3)所述處理器對(duì)獲取的待發(fā)數(shù)據(jù)進(jìn)行封裝；
[0035]1.3.1)待發(fā)數(shù)據(jù)對(duì)應(yīng)的MSN值加I，若MSN值增加到65536時(shí)，下一個(gè)MSN值為I ；
[0036]1.3.2)將待發(fā)數(shù)據(jù)在物理層接口發(fā)送時(shí)端系統(tǒng)的本地時(shí)間封裝到STS字段；
[0037]1.3.3)通過(guò)CRCX和CRCY對(duì)經(jīng)過(guò)步驟1.3.2)封裝后的待發(fā)數(shù)據(jù)以及該待發(fā)數(shù)據(jù)的源ID進(jìn)行計(jì)算，并將計(jì)算結(jié)果對(duì)應(yīng)封裝到CRCX字段和CRCY字段；
[0038]1.4)端系統(tǒng)將封裝后的待發(fā)數(shù)據(jù)寫(xiě)入端系統(tǒng)的DPRAM發(fā)送緩沖區(qū)，然后對(duì)待發(fā)數(shù)據(jù)進(jìn)行CRC校驗(yàn)，若校驗(yàn)失敗，丟棄相應(yīng)數(shù)據(jù)，若校驗(yàn)成功，轉(zhuǎn)入步驟1.5)；
[0039]1.5)端系統(tǒng)的FPGA從端系統(tǒng)的DPRAM中讀取待發(fā)數(shù)據(jù)并通過(guò)物理層發(fā)送至接收端的端系統(tǒng)；
[0040]2)數(shù)據(jù)在接收端的處理:
[0041 ] 2.1)端系統(tǒng)將接收到的數(shù)據(jù)存入FPGA的接收緩沖區(qū)；
[0042]2.2)由端系統(tǒng)的處理器通過(guò)CRCX和CRCY對(duì)接收到的數(shù)據(jù)進(jìn)行正確性檢查，若存在錯(cuò)誤，丟棄相應(yīng)數(shù)據(jù)，否則轉(zhuǎn)入步驟2.3)；
[0043]2.3)端系統(tǒng)將檢查正確數(shù)據(jù)放入端系統(tǒng)內(nèi)存中的對(duì)應(yīng)的接收緩沖區(qū)位置，由主機(jī)進(jìn)行數(shù)據(jù)讀取，并按照發(fā)送端封裝的格式進(jìn)行解析。
[0044]其中，CRCX和CRCY均是8位的CRC多項(xiàng)式、16位的CRC多項(xiàng)式或32位的CRC多項(xiàng)式，最好16位的CRC多項(xiàng)式。
【主權(quán)項(xiàng)】
1.一種基于端系統(tǒng)網(wǎng)絡(luò)數(shù)據(jù)安全性提升方法，其特征在于，包括以下步驟， .1)數(shù)據(jù)在發(fā)送端的處理 .1.1)主機(jī)將待發(fā)數(shù)據(jù)以及待發(fā)數(shù)據(jù)的CRC校驗(yàn)結(jié)果寫(xiě)入端系統(tǒng)發(fā)送內(nèi)存中的發(fā)送位置，發(fā)送位置與待發(fā)數(shù)據(jù)對(duì)應(yīng)； .1.2)端系統(tǒng)的處理器從發(fā)送內(nèi)存中獲取到待發(fā)數(shù)據(jù)； .1.3)所述處理器對(duì)獲取的待發(fā)數(shù)據(jù)進(jìn)行封裝； .1.3.1)待發(fā)數(shù)據(jù)對(duì)應(yīng)的MSN值加I，若MSN值增加到65536時(shí)，下一個(gè)MSN值為I； .1.3.2)將待發(fā)數(shù)據(jù)在物理層接口發(fā)送時(shí)端系統(tǒng)的本地時(shí)間封裝到STS字段； .1.3.3)通過(guò)CRCX和CRCY對(duì)經(jīng)過(guò)步驟1.3.2)封裝后的待發(fā)數(shù)據(jù)以及該待發(fā)數(shù)據(jù)的源ID進(jìn)行計(jì)算，并將計(jì)算結(jié)果對(duì)應(yīng)封裝到CRCX字段和CRCY字段； .1.4)端系統(tǒng)將封裝后的待發(fā)數(shù)據(jù)寫(xiě)入端系統(tǒng)的DPRAM發(fā)送緩沖區(qū)，然后對(duì)待發(fā)數(shù)據(jù)進(jìn)行CRC校驗(yàn)，若校驗(yàn)失敗，丟棄相應(yīng)數(shù)據(jù)，若校驗(yàn)成功，轉(zhuǎn)入步驟1.5); .1.5)端系統(tǒng)的FPGA從端系統(tǒng)的DPRAM中讀取待發(fā)數(shù)據(jù)并通過(guò)物理層發(fā)送至接收端的端系統(tǒng)； .2)數(shù)據(jù)在接收端的處理 .2.1)端系統(tǒng)將接收到的數(shù)據(jù)存入FPGA的接收緩沖區(qū)； .2.2)由端系統(tǒng)的處理器通過(guò)CRCX和CRCY對(duì)接收到的數(shù)據(jù)進(jìn)行正確性檢查，若存在錯(cuò)誤，丟棄相應(yīng)數(shù)據(jù)，否則轉(zhuǎn)入步驟2.3)； .2.3)端系統(tǒng)將檢查正確數(shù)據(jù)放入端系統(tǒng)內(nèi)存中的對(duì)應(yīng)的接收緩沖區(qū)位置，由主機(jī)進(jìn)行數(shù)據(jù)讀取，并按照發(fā)送端封裝的格式進(jìn)行解析。2.根據(jù)權(quán)利要求1所述的基于端系統(tǒng)網(wǎng)絡(luò)數(shù)據(jù)安全性提升方法，其特征在于，所述CRCX和CRCY均是8位的CRC多項(xiàng)式、16位的CRC多項(xiàng)式或32位的CRC多項(xiàng)式。3.根據(jù)權(quán)利要求1所述的基于端系統(tǒng)網(wǎng)絡(luò)數(shù)據(jù)安全性提升方法，其特征在于，所述CRCX和CRCY均是16位的CRC多項(xiàng)式。4.根據(jù)權(quán)利要求2或3所述的基于端系統(tǒng)網(wǎng)絡(luò)數(shù)據(jù)安全性提升方法，其特征在于，步驟.1.1)中，主機(jī)是通過(guò)PCI接口將待發(fā)數(shù)據(jù)以及待發(fā)數(shù)據(jù)的CRC校驗(yàn)結(jié)果寫(xiě)入端系統(tǒng)發(fā)送內(nèi)存中的發(fā)送位置。
【專利摘要】本發(fā)明屬于計(jì)算機(jī)通信領(lǐng)域，公開(kāi)了一種基于端系統(tǒng)網(wǎng)絡(luò)數(shù)據(jù)安全性提升方法，待發(fā)數(shù)據(jù)從發(fā)送端到接收端需經(jīng)過(guò)主機(jī)到端系統(tǒng)拷貝、端系統(tǒng)協(xié)議棧、端系統(tǒng)調(diào)度、物理層及鏈路傳輸、接收端調(diào)度、接收端協(xié)議棧處理及拷貝到接收主機(jī)等過(guò)程，而本發(fā)明在不改變已有硬件電路的基礎(chǔ)上，對(duì)上述數(shù)據(jù)傳輸?shù)拿總€(gè)階段增加CRC校驗(yàn)，提高了網(wǎng)絡(luò)數(shù)據(jù)的安全性，同時(shí)具有實(shí)現(xiàn)簡(jiǎn)單，使用靈活，低成本的特點(diǎn)。
【IPC分類】H04L29/06
【公開(kāi)號(hào)】CN105577647
【申請(qǐng)?zhí)枴緾N201510920460
【發(fā)明人】張旭, 劉智武, 陳長(zhǎng)勝, 王晨博, 張志平
【申請(qǐng)人】中國(guó)航空工業(yè)集團(tuán)公司西安航空計(jì)算技術(shù)研究所
【公開(kāi)日】2016年5月11日
【申請(qǐng)日】2015年12月10日