嵌入式系統(tǒng)任意幀頻數(shù)字圖像模擬顯示方法
【技術領域】
[0001]本發(fā)明涉及圖像處理技術領域，特別涉及一種嵌入式系統(tǒng)任意幀頻數(shù)字圖像模擬顯示方法。
【背景技術】
[0002]當今圖像處理領域中多采用數(shù)字式傳感器作為數(shù)據來源，而隨著電子技術的發(fā)展，傳感器分辨率和幀頻越來越高，而一些科學級CCD則噪聲控制越來越小，曝光時間可以做的更長(幀頻更低)。而嵌入式系統(tǒng)(Embedded system)，作為一種“完全嵌入受控器件內部，為特定應用而設計的專用計算機系統(tǒng)”，為控制、監(jiān)視或輔助設備、機器或用于工廠運作的設備。對數(shù)字圖像進行處理后，往往需要對圖像顯示制式進行轉換，輸出標準模擬視頻信號送至監(jiān)視器，用以方便人們對處理結果進行實時觀察。而這種數(shù)字信號對模擬信號的轉換過程，正是由數(shù)模轉換和顯示單元來完成的。
[0003]標準PAL制模擬視頻的幀頻固定為25Hz隔行掃描，而數(shù)字傳感器幀頻則通常不固定，甚至在目標和背景光的強度變化條件下，還需要對幀頻進行實時調整。例如中波紅外相機和科學及相機調整積分時間，從幾毫秒到幾秒，這會影響相機的幀頻。這樣一來就存在一個從任意幀頻數(shù)字圖像，向固定幀頻標準模擬視頻轉換的匹配問題。
[0004]而傳統(tǒng)的任意幀頻相機顯示問題的處理方式，多采用通用計算機作為處理平臺。嵌入式系統(tǒng)數(shù)字圖像轉換模擬視頻，一般只針對固定輸出幀頻的相機進行處理，無法滿足相機實時調整幀頻時，依然可以確保模擬輸出圖像正常顯示。原有技術多采用圖像顯示存儲器中邊更新邊讀取的方式，當輸出幀頻與輸入幀頻不匹配時，仍然會強制更改讀出存儲器，這樣就會出現(xiàn)同一副顯示的圖像，卻來源于兩個不同幀的數(shù)據，使得顯示圖像的上半部分和下半部分出現(xiàn)明顯的圖像顯示“裂縫”。
【發(fā)明內容】
[0005]本發(fā)明要解決現(xiàn)有技術中的技術問題，提供一種嵌入式系統(tǒng)任意幀頻數(shù)字圖像模擬顯示方法。
[0006]為了解決上述技術問題，本發(fā)明的技術方案具體如下:
[0007]—種嵌入式系統(tǒng)任意幀頻數(shù)字圖像模擬顯示方法，包括:
[0008]時序匹配和狀態(tài)監(jiān)控邏輯判斷流程:
[0009]步驟一:數(shù)字相機的場消隱期，等待當傳感器場同步信號到來;當場同步信號到來時，開始將數(shù)據流送入圖像處理和顯示疊加模塊;處理顯示模塊每場抽取不同的奇行或是偶行圖像數(shù)據準備送入顯示緩存中去；
[0010]步驟二:DA送出數(shù)據過程中讀完成標志是否已置位，判斷二級緩存存儲器中圖像數(shù)據，是否已完整搬移至一級緩存存儲器中；如果已搬移完畢，將抽取好的圖像數(shù)據按傳感器時序寫入二級緩存存儲器;如果圖像尚未搬移，丟棄當幀抽取的圖像數(shù)據，退出等待傳感器下一場數(shù)據傳輸開始，同時清除寫完成標志；[0011 ]步驟三:判斷場有效信號，如若沒有結束，就將數(shù)據寫入二級緩存；當場有效信號結束后，便退出二級緩存寫操作，設置寫完成標志后回到消隱期等待狀態(tài)；
[0012]圖像DA轉換芯片的時序狀態(tài)流程:
[0013]步驟一:顯示時序的消隱期內，等待DA顯示芯片送出的場有效信號到來；
[0014]步驟二:當DA送來的場有效信號開始時，將一級緩存中的圖像數(shù)據讀出，按DA轉換芯片時序要求，送至其數(shù)據端口；
[0015]步驟三:當場有效信號結束時，判斷二級緩存寫狀態(tài)是否結束，如果沒有結束則清除讀完成標志，并返回消隱期等待狀態(tài);若二級緩存寫入狀態(tài)已經結束，則高速將二級緩存存儲器中圖像數(shù)據傳輸至一級緩存存儲器中，并設置讀完成標志位并返回消隱期等待狀
??τ O
[0016]在上述技術方案中，時序匹配和狀態(tài)監(jiān)控邏輯判斷流程和圖像DA轉換芯片的時序狀態(tài)流程的核心控制芯片為FPGA。
[0017]在上述技術方案中，視頻數(shù)據的處理流程為:
[0018]FPGA采集原始圖像數(shù)據后，經由數(shù)字圖像處理模塊處理，再送至顯示疊加處理模塊進行奇偶場行列數(shù)據抽取調整，使其分辨率符合模擬顯示要求；
[0019]FPGA將符合模擬顯示分辨率要求的圖像數(shù)據送入二級緩存DDR芯片中，等待下一場再搬移至一級緩存DDR芯片中，再按照DA芯片時序送出供數(shù)模轉換使用。
[0020]本發(fā)明具有以下的有益效果:
[0021]本發(fā)明的嵌入式系統(tǒng)任意幀頻數(shù)字圖像模擬顯示方法，在圖像存儲區(qū)域切換操作過程中，設立了兩個讀寫完成標志位，用以監(jiān)控兩級緩存的讀寫過程是否全部完成。僅當整個寫如過程完成后才進行讀取操作，這樣可以確保顯示圖像的讀取源頭，來自同一幀數(shù)據。本發(fā)明可以有效防止圖像顯示“裂縫”這種現(xiàn)象的產生。
【附圖說明】
[0022]下面結合附圖和【具體實施方式】對本發(fā)明作進一步詳細說明。
[0023]圖1為應用本發(fā)明的嵌入式系統(tǒng)任意幀頻數(shù)字圖像模擬顯示方法的系統(tǒng)機構示意圖。
[0024]圖2為本發(fā)明的嵌入式系統(tǒng)任意幀頻數(shù)字圖像模擬顯示方法中的時序匹配和狀態(tài)監(jiān)控邏輯判斷流程示意圖。
[0025]圖3為本發(fā)明的嵌入式系統(tǒng)任意幀頻數(shù)字圖像模擬顯示方法中，圖像DA轉換芯片的時序狀態(tài)不意圖。
【具體實施方式】
[0026]下面結合附圖對本發(fā)明做以詳細說明。
[0027]本發(fā)明采用的是一種獨創(chuàng)的邏輯判斷方法，可以有效防止圖像顯示“裂縫”這種現(xiàn)象的產生。本發(fā)明在圖像存儲區(qū)域切換操作過程中，設立了兩個讀寫完成標志位，用以監(jiān)控兩級緩存的讀寫過程是否全部完成。僅當整個寫如過程完成后才進行讀取操作，這樣可以確保顯示圖像的讀取源頭，來自同一幀數(shù)據。
[0028]為適應該邏輯過程，硬件結構上本發(fā)明采用了一套利用兩片DDR存儲芯片，對數(shù)字圖像進行二級緩存后，再送至視頻DA轉換芯片，以匹配模擬視頻幀頻的方案。此方法可最大程度保證顯示的實時性，最多帶來一幀圖像的顯示延遲。
[0029]系統(tǒng)的核心控制芯片是一片F(xiàn)PGA，外掛兩片獨立的DDR2(或DDR3)高速存儲器作為顯示的一、二級緩存使用，其通訊帶寬優(yōu)于8Gbit/s，即傳輸一場標準模擬視頻時間約為768X 288 X 2 X8/8G = 0.45ms，小于模擬視頻的消隱期。視頻數(shù)據的處理流程如圖1所示，F(xiàn)PGA采集原始圖像數(shù)據后，經由數(shù)字圖像處理模塊處理，再送至顯示疊加處理模塊進行奇偶場行列數(shù)據抽取調整，使其分辨率符合模擬顯示要求。FPGA將符合模擬顯示分辨率要求的圖像數(shù)據送入二級緩存DDR芯片中，等待下一場再搬移至一級緩存DDR芯片中，再按照DA芯片時序送出供數(shù)模轉換使用。
[0030]FPGA作為系統(tǒng)的控制核心，對前后兩段的時序進行匹配，對所有狀態(tài)進行監(jiān)控判斷。其邏輯判斷流程如圖2所示。
[0031]步驟一:數(shù)字相機的場消隱期，等待當傳感器場同步信號到來。當場同步信號到來時，開始將數(shù)據流送入圖像處理和顯示疊加模塊。處理顯示模塊每場抽取不同的奇行或是偶行圖像數(shù)據準備送入顯示緩存中去。
[0032]步驟二:DA送出數(shù)據過程中讀完成標志是否已置位，即判斷二級緩存存儲器中圖像數(shù)據，是否已完整搬移至一級緩存存儲器中。如果已搬移完畢，將抽取好的圖像數(shù)據按傳感器時序寫入二級緩存存儲器;如果圖像尚未搬移，丟棄當幀抽取的圖像數(shù)據，退出等待傳感器下一場數(shù)據傳輸開始，同時清除寫完成標志。
[0033]步驟三:判斷場有效信號，如若沒有結束，就將數(shù)據寫入二級緩存；當場有效信號結束后，便退出二級緩存寫操作，設置寫完成標志后回到消隱期等待狀態(tài)。
[0034]同時FPGA監(jiān)測圖像DA轉換芯片的時序狀態(tài)，如圖3所示。
[0035]步驟一:顯示時序的消隱期內，等待DA顯示芯片送出的場有效信號到來。
[0036]步驟二:當DA送來的場有效信號開始時，將一級緩存中的圖像數(shù)據讀出，按DA轉換芯片時序要求，送至其數(shù)據端口。
[0037]步驟三:當場有效信號結束時，判斷二級緩存寫狀態(tài)是否結束(寫完成標識是否已置位)，如果沒有結束則清除讀完成標志，并返回消隱期等待狀態(tài);若二級緩存寫入狀態(tài)已經結束，則高速將二級緩存存儲器中圖像數(shù)據傳輸至一級緩存存儲器中，并設置讀完成標志位并返回消隱期等待狀態(tài)。
[0038]顯然，上述實施例僅僅是為清楚地說明所作的舉例，而并非對實施方式的限定。對于所屬領域的普通技術人員來說，在上述說明的基礎上還可以做出其它不同形式的變化或變動。這里無需也無法對所有的實施方式予以窮舉。而由此所引伸出的顯而易見的變化或變動仍處于本發(fā)明創(chuàng)造的保護范圍之中。
【主權項】
1.一種嵌入式系統(tǒng)任意幀頻數(shù)字圖像模擬顯示方法，其特征在于，包括: 時序匹配和狀態(tài)監(jiān)控邏輯判斷流程: 步驟一:數(shù)字相機的場消隱期，等待當傳感器場同步信號到來；當場同步信號到來時，開始將數(shù)據流送入圖像處理和顯示疊加模塊;處理顯示模塊每場抽取不同的奇行或是偶行圖像數(shù)據準備送入顯示緩存中去； 步驟二:DA送出數(shù)據過程中讀完成標志是否已置位，判斷二級緩存存儲器中圖像數(shù)據，是否已完整搬移至一級緩存存儲器中；如果已搬移完畢，將抽取好的圖像數(shù)據按傳感器時序寫入二級緩存存儲器;如果圖像尚未搬移，丟棄當幀抽取的圖像數(shù)據，退出等待傳感器下一場數(shù)據傳輸開始，同時清除寫完成標志； 步驟三:判斷場有效信號，如若沒有結束，就將數(shù)據寫入二級緩存；當場有效信號結束后，便退出二級緩存寫操作，設置寫完成標志后回到消隱期等待狀態(tài)； 圖像DA轉換芯片的時序狀態(tài)流程: 步驟一:顯示時序的消隱期內，等待DA顯示芯片送出的場有效信號到來； 步驟二:當DA送來的場有效信號開始時，將一級緩存中的圖像數(shù)據讀出，按DA轉換芯片時序要求，送至其數(shù)據端口 ； 步驟三:當場有效信號結束時，判斷二級緩存寫狀態(tài)是否結束，如果沒有結束則清除讀完成標志，并返回消隱期等待狀態(tài);若二級緩存寫入狀態(tài)已經結束，則高速將二級緩存存儲器中圖像數(shù)據傳輸至一級緩存存儲器中，并設置讀完成標志位并返回消隱期等待狀態(tài)。2.根據權利要求1所述的嵌入式系統(tǒng)任意幀頻數(shù)字圖像模擬顯示方法，其特征在于，時序匹配和狀態(tài)監(jiān)控邏輯判斷流程和圖像DA轉換芯片的時序狀態(tài)流程的核心控制芯片為FPGA03.根據權利要求2所述的嵌入式系統(tǒng)任意幀頻數(shù)字圖像模擬顯示方法，其特征在于，視頻數(shù)據的處理流程為: FPGA采集原始圖像數(shù)據后，經由數(shù)字圖像處理模塊處理，再送至顯示疊加處理模塊進行奇偶場行列數(shù)據抽取調整，使其分辨率符合模擬顯示要求； FPGA將符合模擬顯示分辨率要求的圖像數(shù)據送入二級緩存DDR芯片中，等待下一場再搬移至一級緩存DDR芯片中，再按照DA芯片時序送出供數(shù)模轉換使用。
【專利摘要】本發(fā)明涉及一種嵌入式系統(tǒng)任意幀頻數(shù)字圖像模擬顯示方法，包括：時序匹配和狀態(tài)監(jiān)控邏輯判斷流程和圖像DA轉換芯片的時序狀態(tài)流程。本發(fā)明在圖像存儲區(qū)域切換操作過程中，設立了兩個讀寫完成標志位，用以監(jiān)控兩級緩存的讀寫過程是否全部完成。僅當整個寫如過程完成后才進行讀取操作，這樣可以確保顯示圖像的讀取源頭，來自同一幀數(shù)據。本發(fā)明可以有效防止圖像顯示“裂縫”這種現(xiàn)象的產生。
【IPC分類】H04N5/445, H04N7/18
【公開號】CN105611234
【申請?zhí)枴緾N201510962305
【發(fā)明人】張強, 張云峰, 李焱, 耿愛輝, 董宇星, 周渝人, 曹立華
【申請人】中國科學院長春光學精密機械與物理研究所
【公開日】2016年5月25日
【申請日】2015年12月21日