一種實(shí)現(xiàn)DisplayPort接口鏈路訓(xùn)練的方法
【專利摘要】本發(fā)明公開了一種實(shí)現(xiàn)DisplayPort接口鏈路訓(xùn)練的方法，包括：利用Zynq7000的硬核高速串行收發(fā)器實(shí)現(xiàn)數(shù)據(jù)通道物理層；利用Zynq7000的可編程邏輯設(shè)計(jì)第一IP軟核，實(shí)現(xiàn)鏈路層；利用Zynq7000的可編程邏輯設(shè)計(jì)第二IP軟核，實(shí)現(xiàn)輔助通信通道；將第一IP軟核和第二IP軟核通過AXI總線與Zynq7000自帶的雙核Cortex?A9嵌入式處理器連接，利用嵌入式處理器實(shí)現(xiàn)測試流程控制與結(jié)果評估。以軟硬件協(xié)同的方式高效地實(shí)現(xiàn)了鏈路訓(xùn)練，既可以操控高速信號收發(fā)器又可以靈活處理業(yè)務(wù)流程，保證了物理鏈路的健壯性，提高DisplayPort接口在各種環(huán)境下的性能，并且控制了系統(tǒng)的整體成本。
【專利說明】
一種實(shí)現(xiàn)D i sp I ayPort接口鏈路訓(xùn)練的方法
技術(shù)領(lǐng)域
[000?]本發(fā)明涉及計(jì)算機(jī)硬件技術(shù)領(lǐng)域，特別涉及一種實(shí)現(xiàn)DisplayPort接口鏈路訓(xùn)練的方法。
【背景技術(shù)】
[0002]DisplayPort接口可以支持8K分辨率的視頻傳輸，其帶寬也達(dá)到了 5.4Gbps*4Lanes。不過鑒于實(shí)際的應(yīng)用環(huán)境存在不可預(yù)見性，在視頻數(shù)據(jù)傳輸之前需要進(jìn)行鏈路的測試，保證其能夠在預(yù)設(shè)置的帶寬和線數(shù)下實(shí)現(xiàn)有效的傳輸。
[0003]發(fā)送端設(shè)備需要通過輔助傳輸通道通知接收端設(shè)備配置到哪種帶寬和線數(shù)，然后進(jìn)行相應(yīng)的測試。若當(dāng)前配置下測試失敗，則要相應(yīng)的降低帶寬或者線數(shù)繼續(xù)進(jìn)行測試。這一過程稱為鏈路訓(xùn)練，通常需要軟件通過反復(fù)迭代以實(shí)現(xiàn)該功能。
[0004]由于鏈路訓(xùn)練過程中既涉及數(shù)據(jù)鏈路上的高速信號操作，又需要考慮每個測試環(huán)節(jié)的流程控制與各種測試的效果的評估，在此期間還要兼顧發(fā)送端和接收端設(shè)備協(xié)調(diào)通信，所以，需要一種既可以操控高速信號收發(fā)器又可以靈活的處理業(yè)務(wù)流程的實(shí)現(xiàn)鏈路訓(xùn)練的方法。

【發(fā)明內(nèi)容】

[0005]為了解決上述問題，本發(fā)明提供了一種實(shí)現(xiàn)DisplayPort接口鏈路訓(xùn)練的方法，包括:
[0006]利用Zynq7000的硬核高速串行收發(fā)器，實(shí)現(xiàn)DisplayPort接口的數(shù)據(jù)通道物理層，所述物理層包括SblOb編碼器、數(shù)據(jù)時鐘鎖相環(huán)和信道均衡器；
[0007]利用Zynq7000的可編程邏輯設(shè)計(jì)第一IP軟核，實(shí)現(xiàn)DisplayPort接口的鏈路層，所述鏈路層包括測試模式生成器、數(shù)據(jù)幀封裝器和緩存器；
[0008]利用Zynq7000的可編程邏輯設(shè)計(jì)第二 IP軟核，實(shí)現(xiàn)DisplayPort接口的輔助通信通道，用于在發(fā)送端設(shè)備和接收端設(shè)備之間建立做測試模式及效果評估的通道；
[0009]將所述第一IP軟核和所述第二IP軟核通過AXI總線與Zynq7000自帶的雙核Cortex_A9嵌入式處理器連接，利用Zynq7000自帶的雙核Cortex_A9嵌入式處理器實(shí)現(xiàn)測試流程控制與結(jié)果評估。
[0010]其中，所述利用Zynq7000自帶的雙核Cortex-A9嵌入式處理器實(shí)現(xiàn)鏈路訓(xùn)練的控制與結(jié)果評估，具體包括:
[0011]鏈路訓(xùn)練的時鐘恢復(fù)階段，在Zynq7000自帶的雙核CorteX-A9嵌入式處理器控制下執(zhí)行以下操作:
[0012]發(fā)送端設(shè)備通過DisplayPort接口的輔助通信通道向接收端設(shè)備發(fā)送第一訓(xùn)練準(zhǔn)備命令，通知接收端設(shè)備開始進(jìn)行鏈路訓(xùn)練的時鐘恢復(fù)，等待接收端設(shè)備做好準(zhǔn)備；
[0013]接收端設(shè)備做好準(zhǔn)備之后，發(fā)送端設(shè)備的測試模式生成器生成第一測試模式數(shù)據(jù)，并以最高帶寬和最高線數(shù)向接收端設(shè)備發(fā)送所述第一測試模式數(shù)據(jù)；
[0014]接收端設(shè)備使用本地的時鐘和數(shù)據(jù)恢復(fù)電路對所述第一測試模式數(shù)據(jù)進(jìn)行時鐘恢復(fù);若恢復(fù)失敗，則降低帶寬或線數(shù)的等級，重新向接收端設(shè)備發(fā)送所述第一測試模式數(shù)據(jù)；
[0015]若接收端設(shè)備使用本地的時鐘和數(shù)據(jù)恢復(fù)電路從所述第一測試模式數(shù)據(jù)中成功恢復(fù)出有效時鐘，則以當(dāng)前的帶寬和線數(shù)進(jìn)入鏈路訓(xùn)練的信道均衡階段；
[0016]若發(fā)送端設(shè)備以最低的帶寬和線數(shù)向接收端設(shè)備發(fā)送所述第一測試模式數(shù)據(jù)，接收端設(shè)備仍然不能從所述第一測試模式數(shù)據(jù)中成功恢復(fù)出有效時鐘，則認(rèn)為當(dāng)前鏈路存在問題，不進(jìn)行視頻數(shù)據(jù)傳輸。
[0017]其中，所述利用Zynq7000自帶的雙核Cortex_A9嵌入式處理器實(shí)現(xiàn)鏈路訓(xùn)練的控制與結(jié)果評估，還包括:
[0018]鏈路訓(xùn)練的信道均衡階段，在Zynq7000自帶的雙核Cortex-A9嵌入式處理器控制下執(zhí)行以下操作:
[0019]發(fā)送端設(shè)備通過DisplayPort接口的輔助通信通道向接收端設(shè)備發(fā)送第二訓(xùn)練準(zhǔn)備命令，通知接收端設(shè)備開始進(jìn)行鏈路訓(xùn)練的信道均衡，等待接收端設(shè)備做好準(zhǔn)備；
[0020]接收端設(shè)備做好準(zhǔn)備之后，發(fā)送端設(shè)備的測試模式生成器生成第二測試模式數(shù)據(jù)，并以時鐘恢復(fù)階段結(jié)束時的帶寬和線數(shù)向接收端設(shè)備發(fā)送所述第二測試模式數(shù)據(jù);若測試失敗，接收端設(shè)備不能成功接收所述第二測試模式數(shù)據(jù)，則降低帶寬或線數(shù)的等級，重新向接收端設(shè)備發(fā)送所述第二測試模式數(shù)據(jù)；
[0021 ]若測試成功，接收端設(shè)備成功接收所述第二測試模式數(shù)據(jù)，發(fā)送設(shè)備則以當(dāng)前的帶寬和線數(shù)向接收端設(shè)備發(fā)送視頻數(shù)據(jù)。
[0022]若發(fā)送端設(shè)備以最低的帶寬和線數(shù)向接收端設(shè)備發(fā)送所述第二測試模式數(shù)據(jù)，接收端設(shè)備仍然不能成功接收所述第二測試模式數(shù)據(jù)，則認(rèn)為當(dāng)前鏈路存在問題，不進(jìn)行視頻數(shù)據(jù)傳輸。
[0023]本發(fā)明實(shí)施例的有益效果是:以軟硬件協(xié)同的方式高效地實(shí)現(xiàn)了DisplayPort接口的鏈路訓(xùn)練，既可以操控高速信號收發(fā)器又可以靈活處理業(yè)務(wù)流程，保證了物理鏈路的健壯性，提高DisplayPort接口在各種環(huán)境下的性能，并且控制了系統(tǒng)的整體成本。
【附圖說明】
[0024]圖1為本發(fā)明實(shí)施例提供的一種實(shí)現(xiàn)DisplayPort接口鏈路訓(xùn)練的方法的流程圖；
[0025]圖2為本發(fā)明優(yōu)選實(shí)施例提供的一種實(shí)現(xiàn)DisplayPort接口鏈路訓(xùn)練的方法中時鐘恢復(fù)階段的流程圖；
[0026]圖3為本發(fā)明優(yōu)選實(shí)施例提供的一種實(shí)現(xiàn)DisplayPort接口鏈路訓(xùn)練的方法中信道均衡階段的流程圖。
【具體實(shí)施方式】
[0027]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對本發(fā)明實(shí)施方式作進(jìn)一步地詳細(xì)描述。
[0028]圖1為本發(fā)明實(shí)施例提供的一種實(shí)現(xiàn)DisplayPort接口鏈路訓(xùn)練的方法的流程圖。如圖1所示，本發(fā)明實(shí)施例提供的實(shí)現(xiàn)DisplayPort接口鏈路訓(xùn)練的方法包括:[OO29]步驟SI 10:利用Zynq7000的硬核高速串行收發(fā)器，實(shí)現(xiàn)DisplayPort接口的數(shù)據(jù)通道物理層。
[°03°] 步驟S120:利用Zynq7000的可編程邏輯設(shè)計(jì)第一 IP軟核，實(shí)現(xiàn)DisplayPort接口的鏈路層。
[0031]步驟S130:利用Zynq7000的可編程邏輯設(shè)計(jì)第二 IP軟核，實(shí)現(xiàn)DisplayPort接口的輔助通信通道。
[0032]步驟S140:將第一IP軟核和第二IP軟核通過AXI總線與Zynq7000自帶的雙核Cortex_A9嵌入式處理器連接，利用Zynq7000自帶的雙核Cortex_A9嵌入式處理器實(shí)現(xiàn)測試流程控制與結(jié)果評估。
[0033]Zynq7000是xilinx公司推出的可擴(kuò)展處理平臺，旨在為視頻監(jiān)視、汽車駕駛員輔助以及工廠自動化等高端嵌入式應(yīng)用提供所需的處理與計(jì)算性能水平，得到了工具和IP提供商生態(tài)系統(tǒng)的支持，將完整的Cortex-AQe處理器片上系統(tǒng)與28nm低功耗可編程邏輯緊密集成在一起，可以幫助系統(tǒng)架構(gòu)師和嵌入式軟件開發(fā)人員擴(kuò)展、定制、優(yōu)化系統(tǒng)，并實(shí)現(xiàn)系統(tǒng)級的差異化。
[0034]Zynq-7000的可編程邏輯基于xilinx7系列FPGA架構(gòu)來設(shè)計(jì)，可確保28nm系列器件的IP核、工具和性能100%兼容，利用可編程邏輯強(qiáng)大的并行處理能力，不僅可以解決多種不同信號處理應(yīng)用中的大量數(shù)據(jù)處理問題，而且還能通過實(shí)施更多外設(shè)來擴(kuò)展處理系統(tǒng)的特性。系統(tǒng)和可編程邏輯之間的高帶寬AXI互聯(lián)能以極低的功耗支持千兆位級數(shù)據(jù)傳輸，從而解決了控制、數(shù)據(jù)、I/O和存儲器之間的常見性能瓶頸問題。
[0035]本方案采用xilinx的zynq7000平臺，以軟硬件協(xié)同的方式實(shí)現(xiàn)DisplayPort接口的鏈路訓(xùn)練，可以保證物理鏈路的健壯性，提高DisplayPort在各種環(huán)境下的性能，同時又可以提升開發(fā)效率并降低生產(chǎn)成本。
[0036]從功能角度可以將DisplayPort接口分為物理層與鏈路層兩大部分，首先在步驟SllO中實(shí)現(xiàn)DisplayPort接口的數(shù)據(jù)通道物理層，使用Zynq7000平臺中集成的硬核高速串行收發(fā)器實(shí)現(xiàn)物理層中的SblOb編碼器、數(shù)據(jù)時鐘鎖相環(huán)和信道均衡器等功能，該硬核高速串行收發(fā)器是采用了電流型邏輯電路、時鐘數(shù)據(jù)回復(fù)、SblOb線路編碼和預(yù)加重等技術(shù)的硬核模塊，可極大地減小時鐘扭曲、信號衰減和線路噪聲對接收性能的影響，從而提到傳輸速率，最尚可達(dá)I OGbps以上。
[0037]接下來在步驟S120中，利用Zynq7000中的可編程邏輯實(shí)現(xiàn)DisplayPort接口的鏈路層，Zynq-7000的可編程邏輯基于xi I inx7系列FPGA架構(gòu)，可確兼容28nm系列器件的IP核、工具和性能。利用Zynq7000的可編程邏輯設(shè)計(jì)一個IP軟核來實(shí)現(xiàn)鏈路層，鏈路層中的各功能模塊可以通過使用現(xiàn)有的IP軟核的來實(shí)現(xiàn)，從而避免重復(fù)勞動、減輕工作負(fù)擔(dān)，當(dāng)然也可以重新設(shè)計(jì)。例如對于鏈路層中的數(shù)據(jù)幀封裝器和緩存器等，已經(jīng)有成熟的IP軟核可以利用，因此可以直接使用這些IP軟核，再加以配置即可。鏈路層中的測試模式生成器可以利用可編程邏輯來設(shè)計(jì)，從而生成特定格式的測試模式數(shù)據(jù)。
[0038]DisplayPort接口包含了主鏈路、輔助傳輸通道以及即插即用檢測通道。在進(jìn)行鏈路訓(xùn)練時，發(fā)送端設(shè)備需要通過輔助傳輸通道通知接收端設(shè)備配置到哪種帶寬和線數(shù)，然后進(jìn)行相應(yīng)的測試，因此在步驟S130中利用Zynq7000的可編程邏輯設(shè)計(jì)另一個IP軟核，利用該IP軟核實(shí)現(xiàn)DisplayPort接口的輔助通信通道。在發(fā)送端設(shè)備和接收端設(shè)備之間建立做測試模式及效果評估的通道。
[0039]實(shí)現(xiàn)了DisplayPort接口的物理層、鏈路層以及輔助傳輸通道之后，即可開始進(jìn)行鏈路訓(xùn)練，在步驟S140中將用于實(shí)現(xiàn)鏈路層的IP軟核、用于實(shí)現(xiàn)輔助傳輸通道的IP軟核分別通過AXI總線與Zynq7000自帶的雙核Cortex_A9嵌入式處理器連接，使得IP軟核的控制寄存器映射到Cortex-A9處理器的地址空間上，使軟件對于IP軟核的控制可以通過地址訪問來實(shí)現(xiàn)。利用CorteX-A9處理器實(shí)現(xiàn)鏈路訓(xùn)練的測試流程控制與結(jié)果評估。發(fā)送端設(shè)備與接收端設(shè)備中DisplayPort接口的硬件設(shè)計(jì)架構(gòu)一致，都是通過步驟S110、S120、S130來實(shí)現(xiàn)的，一個DisplayPort接口作為發(fā)送端還是作為接收端是由Cortex_A9處理器來控制的，并且Cortex-AQ處理器還控制鏈路訓(xùn)練的整個測試流程并且判斷鏈路是否可以進(jìn)行視頻數(shù)據(jù)的傳輸、應(yīng)當(dāng)以哪一種帶寬和線數(shù)進(jìn)行傳輸。
[0040]圖2為本發(fā)明優(yōu)選實(shí)施例提供的一種實(shí)現(xiàn)DisplayPort接口鏈路訓(xùn)練的方法中時鐘恢復(fù)階段的流程圖。如圖2所示，鏈路訓(xùn)練的時鐘恢復(fù)階段，在Cortex-A9處理器控制下，發(fā)送端設(shè)備通過輔助通信通道向接收端設(shè)備發(fā)送TPl命令，通知接收端設(shè)備開始進(jìn)行鏈路訓(xùn)練的時鐘恢復(fù)，等待接收端設(shè)備做好準(zhǔn)備。
[0041]接收端設(shè)備做好準(zhǔn)備之后，Cortex-AQ處理器控制發(fā)送端設(shè)備的測試模式生成器生成TestPatternl，并以最高帶寬和最高線數(shù)向接收端設(shè)備發(fā)送Te s tPat tern I，TestPatternl可以定義為連續(xù)的“0101”數(shù)據(jù)。
[0042]接收端設(shè)備使用本地的時鐘和數(shù)據(jù)恢復(fù)電路對TestPatternl進(jìn)行時鐘恢復(fù);若恢復(fù)失敗，則降低帶寬或線數(shù)的等級，重新向接收端設(shè)備發(fā)送TestPatternl。
[0043]若接收端設(shè)備使用本地的時鐘和數(shù)據(jù)恢復(fù)電路從TestPatternl中成功恢復(fù)出有效時鐘，則以當(dāng)前的帶寬和線數(shù)進(jìn)入鏈路訓(xùn)練的信道均衡階段;若發(fā)送端設(shè)備以最低的帶寬和線數(shù)向接收端設(shè)備發(fā)送TestPatternl，接收端設(shè)備仍然不能從TestPatternl中成功恢復(fù)出有效時鐘，則認(rèn)為當(dāng)前鏈路存在問題，不進(jìn)行視頻數(shù)據(jù)傳輸。
[0044]圖3為本發(fā)明優(yōu)選實(shí)施例提供的一種實(shí)現(xiàn)DisplayPort接口鏈路訓(xùn)練的方法中信道均衡階段的流程圖。如圖3所示，
[0045]鏈路訓(xùn)練的信道均衡階段，Cortex_A9處理器控制發(fā)送端設(shè)備通過DisplayPort接口的輔助通信通道向接收端設(shè)備發(fā)送TP2命令，通知接收端設(shè)備開始進(jìn)行鏈路訓(xùn)練的信道均衡，等待接收端設(shè)備做好準(zhǔn)備。
[0046]接收端設(shè)備做好準(zhǔn)備之后，Cortex-AQ處理器控制發(fā)送端設(shè)備的測試模式生成器生成Tes tPattern2，并以時鐘恢復(fù)階段結(jié)束時的帶寬和線數(shù)向接收端設(shè)備發(fā)送TestPattern20
[0047]若測試失敗，接收端設(shè)備不能成功接收TestPattern2，則降低帶寬或線數(shù)的等級，重新向接收端設(shè)備發(fā)送TestPattern2。
[0048]若測試成功，接收端設(shè)備成功接收TeStPattern2，則鏈路訓(xùn)練成功結(jié)束，發(fā)送設(shè)備則以當(dāng)前的帶寬和線數(shù)向接收端設(shè)備發(fā)送視頻數(shù)據(jù)。
[0049]若發(fā)送端設(shè)備以最低的帶寬和線數(shù)向接收端設(shè)備發(fā)送TestPattern2，接收端設(shè)備仍然不能成功接收TestPattern2，則認(rèn)為當(dāng)前鏈路存在問題，不進(jìn)行視頻數(shù)據(jù)傳輸。
[0050]在Cortex-AQ處理器控制的控制下，可以高效率、高精度地進(jìn)行鏈路訓(xùn)練，既保證了鏈路訓(xùn)練過程中數(shù)據(jù)的高速發(fā)送與接收，又兼顧了發(fā)送端設(shè)備和接收端設(shè)備之間的協(xié)調(diào)通信，還可以對測試的效果做出有效的評估。同時，通過zynq7000平臺軟硬件協(xié)同的方式實(shí)現(xiàn)DisplayPort接口的鏈路訓(xùn)練，控制了系統(tǒng)的整體成本。
[0051 ]綜上所述，本發(fā)明提供的一種實(shí)現(xiàn)DisplayPort接口鏈路訓(xùn)練的方法，與現(xiàn)有技術(shù)相比，具有以下有益效果:
[0052]利用Zynq7000的硬核高速串行收發(fā)器實(shí)現(xiàn)物理層，利用可編程邏輯實(shí)現(xiàn)鏈路層和輔助通信通道，利用Zynq7000自帶的Cortex-AQ處理器實(shí)現(xiàn)鏈路訓(xùn)練測試流程控制與結(jié)果評估，以軟硬件協(xié)同的方式高效地實(shí)現(xiàn)了DisplayPort接口的鏈路訓(xùn)練，既可以操控高速信號收發(fā)器又可以靈活處理業(yè)務(wù)流程，保證了物理鏈路的健壯性，提高DisplayPort接口在各種環(huán)境下的性能，并且控制了系統(tǒng)的整體成本。
[0053]以上所述僅為本發(fā)明的較佳實(shí)施例而已，并非用于限定本發(fā)明的保護(hù)范圍。凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換、改進(jìn)等，均包含在本發(fā)明的保護(hù)范圍內(nèi)。
【主權(quán)項(xiàng)】
1.一種實(shí)現(xiàn)DisplayPort接口鏈路訓(xùn)練的方法，其特征在于，所述方法包括: 利用Zynq7000的硬核高速串行收發(fā)器，實(shí)現(xiàn)DisplayPort接口的數(shù)據(jù)通道物理層，所述物理層包括SblOb編碼器、數(shù)據(jù)時鐘鎖相環(huán)和信道均衡器； 利用Zynq7000的可編程邏輯設(shè)計(jì)第一 IP軟核，實(shí)現(xiàn)DispIayPort接口的鏈路層，所述鏈路層包括測試模式生成器、數(shù)據(jù)幀封裝器和緩存器； 利用Zynq7000的可編程邏輯設(shè)計(jì)第二 IP軟核，實(shí)現(xiàn)DisplayPort接口的輔助通信通道，用于在發(fā)送端設(shè)備和接收端設(shè)備之間建立做測試模式及效果評估的通道； 將所述第一 IP軟核和所述第二 IP軟核通過AXI總線與Zynq7000自帶的雙核Cortex-A9嵌入式處理器連接，利用Zynq7000自帶的雙核CorteX-A9嵌入式處理器實(shí)現(xiàn)測試流程控制與結(jié)果評估。2.如權(quán)利要求1所述的實(shí)現(xiàn)DisplayPort接口鏈路訓(xùn)練的方法，其特征在于，所述利用Zynq7000自帶的雙核Cortex_A9嵌入式處理器實(shí)現(xiàn)鏈路訓(xùn)練的控制與結(jié)果評估，具體包括: 鏈路訓(xùn)練的時鐘恢復(fù)階段，在Zynq7000自帶的雙核Cortex-A9嵌入式處理器控制下執(zhí)行以下操作: 發(fā)送端設(shè)備通過DisplayPort接口的輔助通信通道向接收端設(shè)備發(fā)送第一訓(xùn)練準(zhǔn)備命令，通知接收端設(shè)備開始進(jìn)行鏈路訓(xùn)練的時鐘恢復(fù)，等待接收端設(shè)備做好準(zhǔn)備； 接收端設(shè)備做好準(zhǔn)備之后，發(fā)送端設(shè)備的測試模式生成器生成第一測試模式數(shù)據(jù)，并以最高帶寬和最高線數(shù)向接收端設(shè)備發(fā)送所述第一測試模式數(shù)據(jù)； 接收端設(shè)備使用本地的時鐘和數(shù)據(jù)恢復(fù)電路對所述第一測試模式數(shù)據(jù)進(jìn)行時鐘恢復(fù)；若恢復(fù)失敗，則降低帶寬或線數(shù)的等級，重新向接收端設(shè)備發(fā)送所述第一測試模式數(shù)據(jù)；若接收端設(shè)備使用本地的時鐘和數(shù)據(jù)恢復(fù)電路從所述第一測試模式數(shù)據(jù)中成功恢復(fù)出有效時鐘，則以當(dāng)前的帶寬和線數(shù)進(jìn)入鏈路訓(xùn)練的信道均衡階段； 若發(fā)送端設(shè)備以最低的帶寬和線數(shù)向接收端設(shè)備發(fā)送所述第一測試模式數(shù)據(jù)，接收端設(shè)備仍然不能從所述第一測試模式數(shù)據(jù)中成功恢復(fù)出有效時鐘，則認(rèn)為當(dāng)前鏈路存在問題，不進(jìn)行視頻數(shù)據(jù)傳輸。3.如權(quán)利要求2所述的實(shí)現(xiàn)DisplayPort接口鏈路訓(xùn)練的方法，其特征在于，所述利用Zynq7000自帶的雙核Cortex_A9嵌入式處理器實(shí)現(xiàn)鏈路訓(xùn)練的控制與結(jié)果評估，還包括: 鏈路訓(xùn)練的信道均衡階段，在Zynq7000自帶的雙核Cortex_A9嵌入式處理器控制下執(zhí)行以下操作: 發(fā)送端設(shè)備通過DisplayPort接口的輔助通信通道向接收端設(shè)備發(fā)送第二訓(xùn)練準(zhǔn)備命令，通知接收端設(shè)備開始進(jìn)行鏈路訓(xùn)練的信道均衡，等待接收端設(shè)備做好準(zhǔn)備； 接收端設(shè)備做好準(zhǔn)備之后，發(fā)送端設(shè)備的測試模式生成器生成第二測試模式數(shù)據(jù)，并以時鐘恢復(fù)階段結(jié)束時的帶寬和線數(shù)向接收端設(shè)備發(fā)送所述第二測試模式數(shù)據(jù);若測試失敗，接收端設(shè)備不能成功接收所述第二測試模式數(shù)據(jù)，則降低帶寬或線數(shù)的等級，重新向接收端設(shè)備發(fā)送所述第二測試模式數(shù)據(jù)； 若測試成功，接收端設(shè)備成功接收所述第二測試模式數(shù)據(jù)，發(fā)送設(shè)備則以當(dāng)前的帶寬和線數(shù)向接收端設(shè)備發(fā)送視頻數(shù)據(jù)。 若發(fā)送端設(shè)備以最低的帶寬和線數(shù)向接收端設(shè)備發(fā)送所述第二測試模式數(shù)據(jù)，接收端設(shè)備仍然不能成功接收所述第二測試模式數(shù)據(jù)，則認(rèn)為當(dāng)前鏈路存在問題，不進(jìn)行視頻數(shù)據(jù)傳輸。
【文檔編號】H04L7/033GK105978750SQ201610270837
【公開日】2016年9月28日
【申請日】2016年4月27日
【發(fā)明人】舒玉龍
【申請人】北京小鳥看看科技有限公司