專利名稱：單晶硅芯片的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種單晶硅芯片的制造方法，自芯片表面至成為元件有源區(qū)
域(active region)的一定深度為止，形成有不發(fā)生結(jié)晶缺陷的DZ層，且可在 芯片內(nèi)部形成能成為吸除部位(去疵部位(gettering site))的氧析出物。
背景技術(shù)：
成為半導(dǎo)體元件材料的單晶硅芯片， 一般可通過切克勞斯基法 (Czochralski Method,以下亦稱CZ法)使單晶硅成長，再將所得到的單晶硅 通過施以切斷、研磨等步驟而制作。
如此地以CZ法所育成的單晶硅，當(dāng)受到熱氧化處理(例如IIO(TCX 2 小時(shí))時(shí)，會(huì)生成以環(huán)狀發(fā)生而被稱為OSF(Oxidation Induced stacking Fault) 的氧化感應(yīng)迭層缺陷。除了 OSF以外，亦存在有在結(jié)晶育成時(shí)形成而會(huì)對(duì)元 件性能造成不良影響的微細(xì)缺陷(以下亦稱原生(Gro額-in)缺陷)，此亦漸趨明 朗化。
于是，近年例如在日本特開平11-79889號(hào)公報(bào)和日本特許第3085146 號(hào)公報(bào)中，揭示有用來得到可盡可能地減少這些缺陷的芯片的單結(jié)晶制造方 法。
圖8為表示育成單結(jié)晶時(shí)的提拉速度和缺陷分布的關(guān)系的一例。是通過 改變單結(jié)晶育成時(shí)的提拉速度V (mm / min)來改變其與提拉軸方向的結(jié)晶內(nèi) 溫度梯度的平均值G (°C / mm)的比，即V / G的情況，該提拉軸方向的結(jié)晶 內(nèi)溫度梯度是在硅熔點(diǎn)至130(TC的溫度范圍中。
一般而言，已知單結(jié)晶內(nèi)的溫度分布是依存于CZ爐內(nèi)的構(gòu)造(以下亦稱 熱區(qū))，即使提拉速度改變，其分布也幾乎不變。因此，在同一構(gòu)造的CZ爐 的情況下，V/G僅對(duì)應(yīng)提拉速度的變化而變化。即，提拉速度V和V/G 近似于正比例的關(guān)系。所以，圖8的縱軸是采用提拉速度V。
在提拉速度V較為高速的區(qū)域中，在結(jié)晶直徑全部區(qū)域，存在被認(rèn)為是由稱作空位(Vacancy，以下亦稱Va)的點(diǎn)缺陷也就是空孔所凝集而成的空隙 (void)的COP (結(jié)晶起源缺陷(crystal originated particle))、或是被稱為FPD (流 體圖案缺陷(flow pattern defect))的空孔型原生(Grown-in)缺陷，而被稱為 V-rich區(qū)域。
若提拉速度V稍慢于此速度，則自結(jié)晶的周邊開始，環(huán)狀地發(fā)生OSF， 隨著提拉速度V的降低，OSF向中心收縮而終至消滅于結(jié)晶中心。
若提拉速度V更慢，則存在著其Va或被稱為晶格間隙硅(interstitial silicon,以下亦稱I)的晶格間隙型點(diǎn)缺陷，并無過多或過少的中性(Neutral, 以下亦稱N)區(qū)域。此N區(qū)域雖有偏向Va或I的情況，但因?yàn)樵陲柡蜐舛?以下，而判斷其并不存在如前述COP或FPD般地凝集而成的缺陷、或是以 現(xiàn)今的缺陷檢驗(yàn)方法無法檢驗(yàn)出缺陷的存在。
此N區(qū)域可區(qū)分為Va占優(yōu)勢的Nv區(qū)域和I占優(yōu)勢的Ni區(qū)域。
若提拉速度V更進(jìn)一步地減慢，則I變成過飽和，其結(jié)果被認(rèn)為是凝集 I而成的位錯(cuò)環(huán)的L/D(large dislocation:晶格間隙位錯(cuò)環(huán)的簡稱，LSEPD、 LEPD等)的缺陷，呈低密度地發(fā)生，此區(qū)域被稱為I-rich區(qū)域。
根據(jù)此等情形，在自結(jié)晶的中心至徑向全域會(huì)成為N區(qū)域的范圍內(nèi)，一 邊控制V/G、 一邊提拉，然后從如此得到的單結(jié)晶，切出芯片，并通過研 磨而可得到其徑向全面成為N區(qū)域、且缺陷極少的芯片。
舉例而言，自圖8的A-A位置切出的芯片，是如圖9(a)所示般，成為全 面為Nv區(qū)域的芯片。圖9(b)表示自圖8的B-B位置切出的芯片，其芯片中 心部分有Nv區(qū)域，其外周部則存在著Ni區(qū)域。
圖9(c)表示自圖8的C-C位置切出的芯片，可得到其芯片的全面是由 Ni區(qū)域所構(gòu)成的芯片。
另外，這些僅為一例，依照熱區(qū)等亦有例如與上述圖9的例相反，于芯 片中心部有Ni區(qū)域，其外周部則存在著Nv區(qū)域的情形。
芯片表面若出現(xiàn)存在于V-rich區(qū)域或I-rich區(qū)域的原生缺陷，則由于例 如在形成元件的金屬氧化物半導(dǎo)體(MOS (Metal Oxide Semiconductor))構(gòu)造 時(shí)，由于會(huì)給予元件特性不良影響，例如使氧化膜的耐壓程度低下等，因此 期望在芯片表層不存在這樣的缺陷。
圖10是模式地表現(xiàn)出V / G和Va濃度及I濃度的關(guān)系，此關(guān)系稱為Voronkov理論，表示空孔區(qū)域和晶格間隙硅區(qū)域的界限是依V / G而決定。 更詳細(xì)而言，當(dāng)V / G在臨界點(diǎn)(V / G)c以上，則形成Va占優(yōu)勢的區(qū)域， 當(dāng)在臨界點(diǎn)以下則形成I占優(yōu)勢的區(qū)域。艮P， (V/G)c表示Va和I成為相同 濃度之V/G值。
圖10中的I-rich區(qū)域，由于V/G在(V/G)i以下、晶格間隙硅型點(diǎn)缺 陷I在飽和濃度Ci以上，所以是發(fā)生晶格間隙硅型點(diǎn)缺陷的凝集體即L / D 的原生缺陷的區(qū)域。
V-rich區(qū)域，由于V / G在(V / G)v以上、空孔Va在飽和濃度Cv以上， 所以是發(fā)生空孔的凝集體即COP等的原生缺陷的區(qū)域。
所謂N區(qū)域，是表示不存在空孔的凝集體或晶格間隙硅型點(diǎn)缺陷的凝集 體的中性區(qū)域((V / G)i (V / G)osf)。
而且，通常鄰接于此N區(qū)域而存在有OSF區(qū)域((V / G)osf (V / G)v)。
然而，硅芯片通常以過飽和狀態(tài)含有7 10X 10口atoms/cm"使用日本 電子工業(yè)振興協(xié)會(huì)(JEIDA)所規(guī)定的換算系數(shù))左右的氧。
因此，若對(duì)這樣的硅芯片在元件制程(device process)等施以熱處理，則 硅芯片內(nèi)過飽和的氧，會(huì)作為氧析出物而析出。這樣的氧析出物稱為基體微 缺陷(BMD (bulk micro defect))。
此BMD若發(fā)生于芯片內(nèi)的元件有源區(qū)域，則會(huì)對(duì)元件特性造成接面漏 電流(junctionleakage)等的不良影響而成為問題，但是，另一方面，此BMD 若存在于元件有源區(qū)域以外的基體(biilk)中，則可發(fā)揮作為用以捕捉在元件 制程中混入之金屬不純物的吸除部位的機(jī)能，因而有其效果。
因此，在硅芯片的制造中，在芯片的基體中形成BMD，同時(shí)元件有源 區(qū)域即芯片表面附近必須維持不存在BMD或原生(Grown-in)缺陷等的無缺 陷區(qū)域(denuted zone,以下稱為DZ層)。
近年，作為硅芯片的制造方法，揭示有一種將硅芯片進(jìn)行RTP (rapid thermal process)處理的方法(快速熱處理)，其設(shè)計(jì)成在硅芯片的出貨階段雖 然未于芯片內(nèi)部發(fā)生BMD，但其后通過進(jìn)行元件制程等的熱處理，而可將 元件有源區(qū)域即芯片表面附近維持于無BMD的DZ層，而在比元件有源區(qū) 域深的基體中，則形成有BMD而具有吸除能力(例如可參照日本特開 2001-203210號(hào)公報(bào)、美國USP 5401669號(hào)公報(bào)、日本特表2001-503009號(hào)公報(bào))。
此所謂的RTP處理，是一種熱處理方法，其特征在于在N2或NH3等
的氮化物形成氣氛、或是這些氣體與Ar、 H2等非氮化物形成氣氛的混合氣 體氣氛中，將硅芯片以例如5(TC/秒這樣的升溫速度從室溫開始快速升溫， 在120(TC左右的溫度，加熱保持約數(shù)十秒后，以例如5(TC/秒這樣的降溫
速度快速冷卻。
此處，簡單地說明在RTP處理后通過進(jìn)行氧析出熱處理而形成BMD的 機(jī)制。
首先，在RTP處理，例如在N2氣氛中，于120(TC的高溫保持中，自芯 片表面發(fā)生Va的注入，于120(TC至70(TC的溫度范圍中，以例如5(TC/秒 的降溫速度冷卻時(shí)，產(chǎn)生由于Va的擴(kuò)散所致的再分布和Va與I的再結(jié)合所 致的消滅。結(jié)果，Va于基體中變成不均勻分布的狀態(tài)。
對(duì)于此種狀態(tài)的芯片，例如通過施以氧析出熱處理，氧析出物在高Va 濃度的區(qū)域中團(tuán)簇化，團(tuán)簇化的氧析出物成長而形成BMD。如此，若對(duì)RTP 處理后的硅芯片施以氧析出熱處理，則依照在RTP處理所形成的Va的濃度 分布(concentrationprofile),而形成分布于芯片深度方向的BMD。
如以上般，以消除會(huì)對(duì)元件性能造成不良影響的COP或OSF等的結(jié)晶 缺陷作為目的，而開發(fā)了制作由N區(qū)域所構(gòu)成的單晶硅的技術(shù)，而且，在制 造其表層具有DZ層、基體區(qū)域具有BMD的單晶硅芯片之際，進(jìn)行了運(yùn)用 RTP處理的制造方法。
然而，首先，對(duì)于由N區(qū)域所構(gòu)成的單晶硅芯片而言，因初期氧濃度較 低，而會(huì)有無法充分得到吸除(去疵)所必需的氧析出的情形。進(jìn)而，即使徑 向全面為N區(qū)域，通常也混合存在Nv、 Ni區(qū)域，而在I較多的Ni區(qū)域有難 以發(fā)生氧析出、于BMD密度的面內(nèi)分布顯著發(fā)生不均的情形。
作為解決這樣的在N區(qū)域中的氧析出問題的手段，而有一種方法，通過 高溫的RTP將空孔注入于芯片，并通過此空孔來促進(jìn)氧析出。
然而，若對(duì)混合存在Nv及Ni區(qū)域的N區(qū)域的單晶硅芯片施以RTP， 則即使是Nv區(qū)域、或是在通常的檢査中未檢驗(yàn)出OSF的區(qū)域，在進(jìn)行施以 1000°C、 3小時(shí)和115(TC、 100分鐘的2段熱處理的高敏感度OSF檢查時(shí)， 會(huì)被檢驗(yàn)出缺陷的區(qū)域，其時(shí)間相關(guān)的電介質(zhì)擊穿(TDDB (time dependentdielectric breakdown))特性低下。此傾向在口徑較200mm大的300mm芯片上
更為顯著。
另外，例如亦考慮使用其徑向全面為Ni區(qū)域的單晶硅芯片的方法，但 單晶硅的制造范圍狹窄、生產(chǎn)性低、制造成本也顯著升高。

發(fā)明內(nèi)容
本發(fā)明鑒于這樣的問題點(diǎn)而開發(fā)出來，其目的在于提供一種能價(jià)格低廉 地制造單晶硅芯片的方法，該單晶硅芯片于芯片表層形成有DZ層、元件特 性優(yōu)良，同時(shí)在基體區(qū)域內(nèi)能充分地形成可發(fā)揮作為吸除(去疵)位置機(jī)能的 氧析出物。
為了解決上述課題，本發(fā)明提供一種單晶硅芯片的制造方法，是制造單
晶硅芯片的方法，其特征在于在氧化性氣氛下，對(duì)通過切克勞斯基法而制
作出來的其徑向全面為N區(qū)域的單晶硅芯片，進(jìn)行快速熱處理，接著除去在 該氧化性氣氛下的快速熱處理中所形成的氧化膜之后，在氮化性氣氛、氬(Ar) 氣氛、或這些氣體的混合氣氛下，進(jìn)行快速熱處理。
如此，在本發(fā)明的單晶硅芯片的制造方法中，首先，將通過切克勞斯基 法而制作出來的其徑向全面為N區(qū)域的單晶硅芯片，在氧化性氣氛下進(jìn)行快 速熱處理。通過在此氧化性氣氛下進(jìn)行快速熱處理，可將晶格間隙硅注入于 芯片，而可利用其將OSF核消滅或去活性化。而且，接著除去通過上述氧化 性氣氛下的快速熱處理所形成的氧化膜，之后在氮化性氣氛、氬氣氛、或這 些氣體的混合氣氛下進(jìn)行快速熱處理而制造出來，以此，可效率良好地將空 孔注入于芯片。此外，通過快速熱處理，熱處理所花費(fèi)的時(shí)間，能以短時(shí)間 完成。由此，可有效率而低成本地制造單晶硅芯片，該單晶硅芯片于表層具 有DZ層、TDDB特性優(yōu)良，且能通過氧析出熱處理等，而可于基體區(qū)域內(nèi) 形成充分的BMD。
此時(shí)，可特別將前述徑向全面為N區(qū)域的單晶硅芯片，設(shè)作Ni區(qū)域及 Nv區(qū)域混合存在的芯片。
如此，本發(fā)明可制造一種單晶硅芯片，即使是Ni區(qū)域及Nv區(qū)域混合存 在的單晶硅芯片，其TDDB特性在芯片全面是優(yōu)良的，且于基體區(qū)域產(chǎn)生充 分的BMD、具有高度吸除(去疵)能力。而且，相較于例如只有Ni區(qū)域的情形，其制造范圍廣、生產(chǎn)性高、可更加價(jià)格低廉地制造。
若為本發(fā)明的單晶硅芯片的制造方法，則可低成本地制造單晶硅芯片，
該單晶硅芯片于表層具有DZ層，且于基體區(qū)域內(nèi)充分地形成BMD。


圖1為表示本發(fā)明的單晶硅芯片的制造方法順序的一例的歩驟圖。
圖2為表示可用于本發(fā)明的制造方法的單結(jié)晶提拉裝置的一例的概略圖。
圖3為表示可用于本發(fā)明的制造方法的快速熱處理裝置的一例的概略圖。
圖4為表示實(shí)施例1及比較例1的TDDB特性評(píng)價(jià)結(jié)果的圖表。 圖5為表示實(shí)施例2及比較例2的TDDB特性評(píng)價(jià)結(jié)果的圖表。 圖6為表示比較例5及比較例6的TDDB特性評(píng)價(jià)結(jié)果的圖表。 圖7為表示實(shí)施例3及比較例7的BMD密度的面內(nèi)分布評(píng)價(jià)結(jié)果的圖表。
圖8為表示育成單晶硅晶棒時(shí)的提拉速度和缺陷分布的關(guān)系的一例的概 略說明圖。
圖9為表示將單晶硅晶棒沿半徑方向切片而成的芯片的面內(nèi)缺陷分布的 概略圖。
圖10為表示V / G和Va濃度以及I濃度的關(guān)系的概略說明圖。
具體實(shí)施例方式
以下，參照圖面說明本發(fā)明的實(shí)施形態(tài)，但本發(fā)明并不限于此實(shí)施形態(tài)。 圖1為表示本發(fā)明的單晶硅芯片的制造方法順序的一例。 如圖l所示，作為整體順序的流程，首先準(zhǔn)備N區(qū)域單晶硅芯片(步驟 1),再將其于氧化性氣氛下施以快速熱處理(步驟2)。之后，除去在步驟 2所形成的芯片表面的氧化膜(步驟3)。之后，于氮化性氣氛、Ar氣氛、 或這些氣體的混合氣氛下，再度施以快速熱處理(步驟4)。 此處，說明關(guān)于可用于上述步驟的裝置。
在N區(qū)域單晶硅芯片的準(zhǔn)備上，通過切克勞斯基法提拉單晶硅之際，例如可使用圖2般的單結(jié)晶提拉裝置。
如圖2所示，此單結(jié)晶提拉裝置1，于提拉室2內(nèi)設(shè)有坩鍋3，以容納 將成為單晶硅晶棒10的原料的硅熔液11。而且，此坩鍋3具備有坩鍋保持 軸5及其旋轉(zhuǎn)機(jī)構(gòu)(未圖示)，使坩鍋3在單結(jié)晶的育成中能夠旋轉(zhuǎn)。進(jìn)而， 在此坩鍋3的周圍，配備設(shè)有用于加熱的加熱器4，再于加熱器4的外側(cè)周 圍配置隔熱材9。然后，在坩鍋3內(nèi)的硅熔液ll的上方，具備有用以保持 硅晶種6的晶種夾頭7、用以提拉晶種夾頭7的吊線8、及用以旋轉(zhuǎn)或巻取 吊線8的巻取構(gòu)造(未圖示)。如此，本發(fā)明的制造方法可使用與以往同樣 的單結(jié)晶提拉裝置。
通過這樣的裝置l，自原料的硅熔液ll開始，調(diào)整提拉速度等而可通過 吊線8來提拉單晶硅晶棒10。
接著，說明用來將單晶硅芯片施以各快速熱處理的裝置，該單晶硅芯片 是從通過上述般的單結(jié)晶提拉裝置1提拉出來的單晶硅晶棒IO所切出。
圖3所示的快速熱處理裝置12具有由石英所構(gòu)成的腔體13 (chamber), 在此腔體13內(nèi)可對(duì)單晶硅芯片21進(jìn)行快速熱處理。加熱是通過被配置成上 下左右地圍繞腔體13的加熱燈14 (例如鹵素?zé)?來進(jìn)行。此加熱燈14可 通過各自獨(dú)立供給的電力來控制。
氣體的排氣側(cè)，裝備有自動(dòng)閥門15以封鎖外來氣體。自動(dòng)閥門15設(shè)有 一未圖標(biāo)的芯片插入口，該芯片插入口可通過閘閥而構(gòu)成可以開關(guān)。且自動(dòng) 閥門15設(shè)有氣體排氣口 20，而能調(diào)整爐內(nèi)氣氛。
然后，單晶硅芯片21被配置在已形成于石英托盤16上的3點(diǎn)支持部17 上。于托盤16的氣體導(dǎo)入口側(cè)，設(shè)有石英制的緩沖器(擋板)18，可防止氧化 性氣體或氮化性氣體、Ar氣體等的導(dǎo)入氣體直接沖擊單晶硅芯片21。
另外，腔體13設(shè)有未示出的溫度測定用特殊窗，通過設(shè)置于腔體13外 部的高溫計(jì)(pyrometer) 19，而可通過該特殊窗來測定單晶硅芯片21的溫 度。
快速熱處理裝置12亦可使用與以往相同的裝置。
以下，說明使用圖2、圖3的各裝置而進(jìn)行的本發(fā)明的制造方法中的各步驟。
(步驟l: N區(qū)域單晶硅芯片的準(zhǔn)備)在步驟1，是準(zhǔn)備其徑向全面(徑向的整個(gè)面)為N區(qū)域的單晶硅芯片21， 該單晶硅芯片21將在之后施以二階段的快速熱處理(氧化性氣氛下的快速
熱處理(最初階段的RTO (rapid thermal oxidation)處理)；在氮化性氣體環(huán)境、 Ar氣體環(huán)境、或這些氣體的混合氣氛下的快速熱處理(第二階段的RTA (rapid thermal annealing)處理))。
艮口，首先，使用圖2的單結(jié)晶提拉裝置1，通過切克勞斯基法提拉單晶 硅晶棒10。此時(shí)，為了能自此提拉而成的單晶硅晶棒10切出徑向全面為N 區(qū)域的單晶硅芯片21，而可例如適當(dāng)?shù)卣{(diào)整提拉速度來控制V/G，以使單 晶硅晶棒10的內(nèi)部的缺陷區(qū)域按照目的分布的方式，來進(jìn)行提拉。此V/G 等的控制方法并未特別限定。如上述，只要通過調(diào)整提拉速度、或使?fàn)t內(nèi)構(gòu) 造變化來進(jìn)行控制即可。
如此地提拉單晶硅晶棒10后，用線鋸切成芯片狀，獲得其徑向全面為N 區(qū)域之單晶硅芯片21。
另外，本發(fā)明對(duì)于Ni區(qū)域及Nv區(qū)域混合存在的單晶硅芯片21特別有 效。即，對(duì)于單晶硅晶棒10的提拉而言，只要是Ni區(qū)域及Nv區(qū)域混合存 在，因?yàn)槠湎噍^于例如全面為Ni區(qū)域的情形可獲得較廣的制造范圍，因此 可更簡單且低成本地提拉單晶硅晶棒10、謀求生產(chǎn)性的提升。又，即使存在 著Nv區(qū)域，亦可得到TDDB特性優(yōu)良的單晶硅芯片。
在以下的步驟2 4中，說明使用Ni區(qū)域及Nv區(qū)域混合存在的N區(qū)域 單晶硅芯片的情形。
(步驟2:氧化性氣氛下的快速熱處理)
接著，作為步驟2，對(duì)于所準(zhǔn)備的N區(qū)域單晶硅芯片21，使用圖3的快 速熱處理裝置12施以快速熱處理。此時(shí)腔體13內(nèi)的氣氛，只要是氧化性氣 氛即可，例如可為干燥氧氣氣氛，或者亦可為濕潤氧氣氣氛。另外，通過此 氧化性氣氛下的快速熱處理，于單晶硅芯片21的表面，形成熱氧化膜。
作為此時(shí)的熱處理?xiàng)l件，可例如以50°C / s的升溫速度升溫，于900 1250。C左右保持10 30秒后，再以50°C /s的降溫速度降溫。關(guān)于此氧化 性氣氛下的快速熱處理，本發(fā)明者反復(fù)實(shí)驗(yàn)而進(jìn)行研究時(shí)了解到，基本上， 最高溫度越高、或作為快速熱處理其在最高溫度的保持時(shí)間越長，則如后述， 在Nv區(qū)域、或是會(huì)在施以2段熱處理(以100(TC加熱3小時(shí)和以115(TC加熱100分鐘)的OSF檢查中檢驗(yàn)出缺陷的區(qū)域中，可較顯著地得到對(duì)TDDB 特性等的改善。但是，這些最高溫度、保持時(shí)間等的條件并無特別限定，可 依照切出后的單晶硅芯片21中的OSF核的尺寸等，而每次適當(dāng)?shù)卣{(diào)整。例 如，若OSF核的尺寸原本即較大，則只要將最高溫度設(shè)定成較高、將保持時(shí) 間設(shè)定成較長即可。
如此，首先，作為步驟2而預(yù)先在氧化性氣氛下施以快速熱處理，并以 此改善TDDB特性的機(jī)制，可認(rèn)為是因?yàn)閷⒕Ц耖g隙硅注入單晶硅芯片21 ， 而可使存在于芯片內(nèi)部的OSF核消滅或去活性化。因此，可認(rèn)為，在之后的 步驟4中，為了能夠?qū)⒖湛鬃⑷胄酒源龠M(jìn)氧析出，而在氮化性氣氛、Ar 氣氛、或這些氣體的混合氣氛下施以快速熱處理，然后即使之后進(jìn)行為了形 成BMD的氧析出熱處理、或在元件步驟中的熱處理，因?yàn)镺SF核已經(jīng)消滅 或去活性化，而可防止OSF核成長為結(jié)晶缺陷，其結(jié)果，可防止元件特性的 惡化而得到改善。
另一方面，相對(duì)于預(yù)先進(jìn)行上述步驟2的本發(fā)明，以往的單晶硅芯片的 制造方法，未進(jìn)行此步驟2 (及后述之步驟3)，便施以步驟4的在氮化性 氣氛、Ar氣氛、或這些氣體的混合氣氛下的快速熱處理，由于在步驟4之前 未進(jìn)行OSF核的消滅或去活性化，因此若施以氧析出熱處理、或在元件步驟 的熱處理時(shí)，于Nv區(qū)域、或是會(huì)在高敏感度的OSF檢査中檢驗(yàn)出缺陷的區(qū) 域中，核成長而容易發(fā)生結(jié)晶缺陷、TDDB特性惡化。 (步驟3:氧化膜的除去)
單晶硅芯片21的表面通過步驟2而形成氧化膜，若維持此狀態(tài)而直接 進(jìn)行后續(xù)步驟4，即進(jìn)行在氮化性氣氛、Ar氣氛、或這些氣體的混合氣氛下 的快速熱處理，則由于此熱氧化膜將作為屏蔽而作用，無法效率良好地將空 孔注入單晶硅芯片21。
因此，原先于芯片全面便沒有充分地注入空孔，所以即使進(jìn)行氧析出熱 處理，在基體(bulk)區(qū)域的BMD的形成，也會(huì)變成不充分，吸除能力(去疵 能力)無法得到滿足。
然而，在本發(fā)明中，因?yàn)橐圆襟E3除去在步驟2所形成的氧化膜之后， 才進(jìn)行步驟4，于步驟4中，空孔的注入不會(huì)因氧化膜而受到阻礙，可效率 良好地注入空孔。因此，空孔充分地注入于芯片全面，成為能促進(jìn)氧析出物，并能在基體區(qū)域充分地形成BMD，而可制造出具有高度吸除能力。
另外，關(guān)于步驟3中的氧化膜的除去，其方法并無特別限定，例如可采
用當(dāng)要除去硅氧化膜時(shí)經(jīng)常使用的利用氫氟酸來進(jìn)行除去的方法。
(步驟4:在氮化性氣氛、Ar氣氛、或這些氣體的混合氣氛下的快速熱
處理)
如上述，在步驟3除去氧化膜后，使用圖3的快速熱處理裝置12，再度 對(duì)單晶硅芯片21施以快速熱處理。但是，此時(shí)腔體13內(nèi)的氣氛，設(shè)為氮化 性氣氛、Ar氣氛、或這些氣體的混合氣氛。作為氮化性氣氛，例如可舉出 NH3、 N2等。
如上述，通過此快速熱處理，可作出一種在單晶硅芯片21中注入有空 孔、在基體中具有BMD且進(jìn)而具有吸除能力的物料。
另外，作為熱處理?xiàng)l件，可例如以5(TC/s的升溫速度升溫，于900 125(TC左右保持10 30秒后，再以50°C /s地降溫速度降溫。此快速熱處 理的條件并未特別限定，例如可以與以往同樣的快速熱處理?xiàng)l件進(jìn)行。
[實(shí)施例〗 (實(shí)施例l、比較例l)
使用圖2所示的單結(jié)晶提拉裝置1育成一種直徑為300mm的p型單晶 硅晶棒，其電阻率為9.2Q. cm、初期氧濃度為11.0卯ma (JEIDA)、全 面為N區(qū)域(中心部為Ni區(qū)域、外周部為Nv區(qū)域)、且通過高敏感度的 OSF檢査會(huì)于外周部檢驗(yàn)出102個(gè)/ cn^的OSF，將自此單晶硅晶棒切片、 經(jīng)化學(xué)蝕刻處理的芯片(CW芯片)各自準(zhǔn)備用于實(shí)施例1及比較例1。
作為本發(fā)明的制造方法的實(shí)施例1，首先，使用如圖3所示的快速熱處 理裝置12，在干燥氧氣氣氛中，對(duì)上述CW芯片以50°C / s的升溫速度升溫， 于1050 125(TC施以10秒或30秒的快速氧化熱處理后，再以5(TC /s地降 溫速度降溫而冷卻芯片(最初階段的RTO處理)。此時(shí)，雖然于芯片上形 成有至少3.5nm以上的熱氧化膜，但通過HF洗凈可將此熱氧化膜完全除去。
之后，在NH3 0.75L/min+Ar 14.25 L/min的混合氣氛中，施以1175 °C、 IO秒的快速熱處理(第二階段的RTA處理)，再以5(TC/s的降溫速 度冷卻芯片。之后，進(jìn)行雙面研磨和單面研磨而制作出鏡面研磨芯片(PW 芯片)。作為仿真元件制造步驟而成的熱仿真，對(duì)此PW芯片施以(900°C、 30 min) + (1000°C、 30 min) + (800°C、 180 min) + (900。C、 60 min)的 熱處理，之后形成25nm的熱氧化膜，測定氧化膜耐壓。
另外，作為快速熱處理裝置，使用市售的應(yīng)用材料(AppliedMaterials)公 司制造的300 mmRTP裝置Vantage Radiance 。
又，作為以往的制造方法的比較例1，除了不進(jìn)行第一階段的RTO處理 與之后的HF洗凈以外，和實(shí)施例1同樣地進(jìn)行第二階段的RTA處理、仿真 元件制造步驟而成的熱模擬、氧化膜耐壓特性的測定。
將實(shí)施例1及比較例1的TDDB評(píng)價(jià)結(jié)果，表示于圖4。圖表的橫軸是 表示在最初階段的RTO處理中的最高溫度，縱軸則是評(píng)價(jià)定電流TDDB之 際，將達(dá)5 C/cn^以上的芯片的晶胞的比例(即，充電達(dá)5C/cii^亦不被 破壞的晶胞的比例)作為合格率而表示的資料。
如比較例1，本次所使用的CW芯片在未進(jìn)行最初階段的RTO處理的情 形中，在事先以高敏感度OSF檢查被檢驗(yàn)出OSF的芯片外周部的區(qū)域中， 其TDDB特性低下、合格率僅止于92.3%。
另一方面，如實(shí)施例l，在最初階段有進(jìn)行RTO處理的情形中，不良晶 胞數(shù)目減少、可得到幾乎達(dá)95%以上的高數(shù)值，可知其相較于比較例1受到 改善。另外，數(shù)據(jù)雖有偏差不齊的情況，但基本上可看出其傾向?yàn)镽TO溫 度越高、在最高溫度的保持時(shí)間越長，越提升TDDB合格率。如上述，作為 快速熱處理，利用設(shè)成更高溫、更長時(shí)間的條件，使更多OSF核被消滅或去 活性化，而可抑制其成長為結(jié)晶缺陷。 (實(shí)施例2、比較例2)
育成一種直徑為300mm的p型單晶硅晶棒，其電阻率為10.2 Q . cm、 初期氧濃度為10.9ppma (JEIDA)、全面為N區(qū)域(中心部為Ni區(qū)域、外 周部為Nv區(qū)域)、且通過高敏感度的OSF檢查會(huì)于外周部檢驗(yàn)出76個(gè)/ cr^的OSF，將自此單晶硅晶棒切片、經(jīng)化學(xué)蝕刻處理的芯片(CW芯片) 各自準(zhǔn)備用于實(shí)施例2及比較例2。
作為實(shí)施例2，以幾乎與實(shí)施例1同樣的方式，進(jìn)行上述CW芯片的處 理與TDDB評(píng)價(jià)(作為最初階段的RTO處理，在干燥氧氣氣氛中以50°C / s的升溫速度升溫，施以900 1200。C、 30秒的快速氧化熱處理后，再以50'C/S地降溫速度降溫，將芯片冷卻)。
作為比較例2，除了未進(jìn)行最初階段的RTO處理和之后的HF洗凈以外， 與實(shí)施例1同樣地進(jìn)行上述CW芯片的處理及TDDB評(píng)價(jià)。 將實(shí)施例2及比較例2的評(píng)價(jià)結(jié)果，表示于圖5。
如比較例2，本次使用的CW芯片，在未進(jìn)行最初階段的RTO處理的情 形下，其TDDB特性的合格率僅止于85.7。/。。
另一方面，如實(shí)施例2，有進(jìn)行最初階段的RTO處理的情形下，雖然在 1175"C以下時(shí)，其TDDB特性的改善程度少，但在120(TC、 30秒的情形下， 則升至95%以上，相較于比較例2，可見到顯著的改善效果。
關(guān)于此TDDB特性的改善效果，可認(rèn)為實(shí)施例1和實(shí)施例2的不同是因 為在實(shí)施例2的芯片的提拉結(jié)晶時(shí)所形成的OSF核的尺寸，比實(shí)施例1 的樣品大，回復(fù)TDDB特性的RTO溫度往高溫方向偏移。 (比較例3、 4)
對(duì)于自與實(shí)施例1相同的單晶硅晶棒作出的CW芯片，取代最初階段的 RTO處理，不進(jìn)行快速熱處理而對(duì)各別芯片進(jìn)行在干燥氧氣氣氛中的1150 °C、 l小時(shí)(比較例3)和在Ar氣氛中的1200°C、 1小時(shí)(比較例4)的熱 處理。此情形的熱處理，使用以往使用的批次(batch)式的縱型熱處理爐(電 阻加熱型)。升溫速度，設(shè)為至100(TC為止是5X:/min、至IIO(TC為止 是3。C/min、 1 IO(TC以上則是1°C / min。
然后，在批次爐的熱處理之后，以HF洗凈除去熱氧化膜、其后的樣品 處理、TDDB評(píng)價(jià)則與實(shí)施例1相同。
其結(jié)果，如比較例3，在干燥氧氣氣氛中的U5(TC、 1小時(shí)的熱處理的 情形下，TDDB合格率為79.7%而不佳，特別是芯片外周部發(fā)生許多不良晶 胞?？烧J(rèn)為，雖然與實(shí)施例1的RTO處理時(shí)同樣注入晶格間隙硅，但由于 升溫速度緩慢，而使得結(jié)晶缺陷于升溫中成長。因此可知，在最初階段的RTO 處理中，如本發(fā)明所實(shí)施的實(shí)施例1和實(shí)施例2般，快速加熱是很重要的。
另一方面，如比較例4，在非氧化性Ar氣氛中的1200°C、 1小時(shí)的熱處 理的情形下，TDDB合格率為99.7%而良好?？烧J(rèn)為這是因?yàn)樵贏r氣氛中的 高溫?zé)崽幚碇?，芯片表層的格隙氧朝外?cè)擴(kuò)散而消滅結(jié)晶缺陷。通過此高溫 Ar退火(anneal)而對(duì)GOI特性的改善是眾所周知的，但必須耗費(fèi)長時(shí)間，因際。 (比較例5、 6)
因在比較例4中已見到在Ar氣氛中的1200°C、 1小時(shí)的熱處理，對(duì)GOI 特性的改善效果，故此處取代實(shí)施例中的最初階段的RTO，而探討在Ar氣 氛中的RTA處理。
育成一種直徑為300mm的p型單晶硅晶棒，其電阻率為9.2Q. cm、初 期氧濃度為11.1 ppma (JEIDA)、全面為N區(qū)域(中心部為Ni區(qū)域、外周 部為Nv區(qū)域)、且藉高敏感度的OSF檢査會(huì)于外周部檢驗(yàn)出102個(gè)/ cm2 的OSF，將自此單晶硅晶棒切片、經(jīng)化學(xué)蝕刻處理的芯片(CW芯片)各自 準(zhǔn)備用于比較例5、 6。
作為比較例5，將此CW芯片在Ar氣氛中以50°C / s的升溫速度升溫， 施以1200 1250°C、 IO秒的快速熱處理，再以50°C/s的降溫速度將芯片 冷卻。通過HF洗凈將自然氧化膜除去之后，在NH3 0.75L / min+Ar 14.25 L /min的氣氛中施以1175°C、 IO秒的快速熱處理，再以50°C / s的降溫速度 將芯片冷卻。之后，進(jìn)行與實(shí)施例同樣的處理及TDDB評(píng)價(jià)。
又，作為比較例6，則除了未進(jìn)行在Ar氣氛中的RTA處理和之后的HF 洗凈之外，與比較例5同樣地進(jìn)行樣品的處理及評(píng)價(jià)。
將比較例5及比較例6的評(píng)價(jià)結(jié)果，表示于圖6。
如比較例6，未進(jìn)行在Ar氣氛中的RTA處理的情形下，其TDDB特性 的合格率為84.7%。
又，如比較例5，即使最初在Ar氣氛中進(jìn)行RTA處理的情形下，其TDDB 特性的合格率亦小于90%，相較于合格率為90%以上、甚至可得到95%以上 的數(shù)據(jù)的實(shí)施例1和實(shí)施例2，比較例5則無法看到顯著效果。可認(rèn)為，這 是因?yàn)樵驹贏r氣氛中的熱處理的缺陷消滅作用，因此格隙氧的外側(cè)擴(kuò)散 為主，若如RTA處理般，其熱處理時(shí)間短，則外側(cè)擴(kuò)散不充分，結(jié)果因而 無法消滅結(jié)晶缺陷。
如以上，可知如實(shí)施本發(fā)明的實(shí)施例1、 2般，預(yù)先進(jìn)行RTO處理的方 法，最能有效率地改善GOI特性。
(實(shí)施例3、比較例7)
接著，檢討在本發(fā)明的制造方法中，于最初階段的RTO處理和第二階段的RTA處理之間所實(shí)施的熱氧化膜除去的效果。
育成一種直徑為300mm的p型單晶硅晶棒，其電阻率為26.8Q. cm、 初期氧濃度為11.5ppma (JEIDA)、全面為N區(qū)域(中心部為Ni區(qū)域、外 周部為Nv區(qū)域)、且通過高敏感度的OSF檢查會(huì)于外周部檢驗(yàn)出48個(gè)/ cn^的OSF，將自此單晶硅晶棒切片、經(jīng)化學(xué)蝕刻處理的芯片(CW芯片) 各自準(zhǔn)備用于實(shí)施例3及比較例7。
作為實(shí)施例3，首先將此CW芯片在干燥氧氣氣氛中以50°C / s的升溫 速度升溫，施以1175°C、 10秒的快速氧化熱處理后，再以50°C /s的降溫 速度將芯片冷卻(最初階段的RTO處理)。此時(shí)，于芯片上形成有7.9nm 的熱氧化膜，但是通過HF洗凈將此熱氧化膜完全除去。
之后，在NHb 0.75L/min+Ar 14.25 L/min的混合氣氛中，施以1175 °C、 IO秒的快速熱處理(第二階段的RTA處理)，再以5(TC/s的降溫速 度將芯片冷卻。之后，進(jìn)行雙面研磨和單面研磨而制作鏡面研磨芯片(PW 芯片)。
作為仿真元件制造步驟而成的熱仿真，對(duì)此PW芯片，施以(900°C、 30min) + (IOO(TC、 30 min) + (800°C、 180min) + (900°C、 60 min) 的熱處理，然后以三井金屬公司制的內(nèi)部缺陷測定裝置MO-441來評(píng)價(jià)BMD
密度的面內(nèi)分布。
作為比較例7，在最初階段的RTO處理后，不除去熱氧化膜，之后以維 持熱氧化膜附著于其上的狀態(tài)，進(jìn)行與實(shí)施例3同樣的樣品處理及評(píng)價(jià)。 將實(shí)施例3及比較例7的結(jié)果，表示于圖7。
如進(jìn)行本發(fā)明的制造方法的實(shí)施例3，于最初階段的RTO處理之后，除 去熱氧化膜后未進(jìn)行第二階段的RTA處理的情形下，于芯片全面檢驗(yàn)出1E9 / cm3以上的BMD，而可期待充分的吸除能力(去疵能力)。
另一方面，比較例7雖為相當(dāng)于日本特開2001-44193號(hào)公報(bào)所揭示的制 造方法，但在熱氧化膜附著于其上的狀態(tài)而未進(jìn)行第二階段的RTA處理的 芯片，其BMD密度小于1E8/cm3，幾乎無法期待其吸除效果。而且面內(nèi)分 布顯著地發(fā)生不均。
艮口，可知如實(shí)施例3般，由于除去熱氧化膜(此熱氧化膜是通過最初階段 的RTO處理而形成，若不去除則在空孔注入時(shí)會(huì)造成屏蔽的效果)后，通過實(shí)施第二階段的RTA處理而進(jìn)行空孔注入，可效率良好且充分地將空孔注 入芯片全面，其結(jié)果，可制造出一種單晶硅芯片，在其芯片全面具有高BMD 密度、且具有吸除能力。
另外，本發(fā)明并未限定于上述實(shí)施形態(tài)。上述實(shí)施形態(tài)為例示，只要是 實(shí)質(zhì)上具有與記載于本發(fā)明的保護(hù)范圍中的技術(shù)思想相同的構(gòu)成、能得到同 樣的作用效果的內(nèi)容，不論為何，皆包含在本發(fā)明的技術(shù)范圍內(nèi)。
權(quán)利要求
1.一種單晶硅芯片的制造方法，是制造單晶硅芯片的方法，其特征在于在氧化性氣氛下，對(duì)通過切克勞斯基法而制作出來的其徑向全面為N區(qū)域的單晶硅芯片，進(jìn)行快速熱處理，接著除去在該氧化性氣氛下的快速熱處理中所形成的氧化膜之后，在氮化性氣氛、氬氣氛、或這些氣體的混合氣氛下，進(jìn)行快速熱處理。
2. 如權(quán)利要求1所述的單晶硅芯片的制造方法，其中上述徑向全面為N區(qū)域的單晶硅芯片是Ni區(qū)域及Nv區(qū)域混合存在的芯片。
全文摘要
本發(fā)明為一種單晶硅芯片的制造方法，是制造單晶硅芯片的方法，其特征在于在氧化性氣氛下，對(duì)通過切克勞斯基法而制作出來的其徑向全面為N區(qū)域的單晶硅芯片，進(jìn)行快速熱處理，接著除去在該氧化性氣氛下的快速熱處理中所形成的氧化膜之后，在氮化性氣氛、氬氣氛、或這些氣體的混合氣氛下，進(jìn)行快速熱處理。以此，可提供一種能夠價(jià)格低廉地制造單晶硅芯片的方法，該單晶硅芯片是在芯片表層形成有DZ層、元件特性優(yōu)良，同時(shí)在基體區(qū)域內(nèi)，充分地形成可發(fā)揮作為吸除部位的氧析出物。
文檔編號(hào)C30B29/06GK101622381SQ20088000613
公開日2010年1月6日 申請日期2008年1月24日 優(yōu)先權(quán)日2007年2月26日
發(fā)明者菊地博康, 速水善范 申請人:信越半導(dǎo)體股份有限公司