專利名稱：一種電子設(shè)備及電子設(shè)備的抗干擾方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子技術(shù)領(lǐng)域，尤其涉及ー種電子設(shè)備及電子設(shè)備的抗干擾方法。
背景技術(shù)：
隨著科技的發(fā)展，電子設(shè)備為人們提供了更多的方便，但是電子設(shè)備容易受到外界的干擾，由此又帶來一系列的問題。因此，抗干擾技術(shù)一直是電子設(shè)備領(lǐng)域一直都在致力于研究的課題?，F(xiàn)有的電子設(shè)備，如圖1所示，一般都是通過操作面板上的面板組件直接與置于設(shè)備內(nèi)部的設(shè)備控制板或主機板直接連接通訊，但是，面板組件與設(shè)備控制板之間的通訊信號，特別是當(dāng)采用脈沖通訊形式吋，容易受到外界的電磁干擾。對于一般強度的電磁干擾，只要在面板組件上增加濾波電容、電感磁珠等方式即可解決，但當(dāng)大功率干擾設(shè)備對面板組件進行干擾時，干擾信號會通過面板組件直接傳遞到設(shè)備控制板，控制板會接收到錯誤的指令，這就會嚴(yán)重影響設(shè)備的正常工作。為了消除干擾對設(shè)備的影響，一般可以采用電路屏蔽的方式，將整個設(shè)備控制板屏蔽起來，但在使用中卻無法屏蔽操作面板，強干擾仍會通過面板直接干擾主機板，使設(shè)備工作異常。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題在于提供ー種電子設(shè)備及電子設(shè)備的抗干擾方法，以克服現(xiàn)有技術(shù)中強干擾源會通過電子設(shè)備面板直接干擾設(shè)備工作的問題。為解決上述技術(shù)問題，本發(fā)明提供一種電子設(shè)備，包括面板組件、設(shè)備控制板，所述面板組件至少具有ー輸出端Pio ；所述設(shè)備控制板至少具有一輸入端IN1，且采用脈沖方式接收數(shù)據(jù)信號；所述電子設(shè)備進一歩包括一干擾控制裝置，所述干擾控制裝置包括干擾處理器及面板側(cè)輸入隔離模塊，所述干擾處理器至少具有一面板側(cè)輸入端POl及ー設(shè)備側(cè)輸出端P02，其中所述面板組件，用于通過所述輸出端PlO輸出包含有控制命令及校驗碼的數(shù)據(jù)包；所述面板側(cè)輸入隔離模塊，用于隔離接收所述PlO端輸出的數(shù)據(jù)包后傳送至干擾處理器的輸入端POI ；所述干擾處理器，用于對從POl端接收到的數(shù)據(jù)包進行校驗，如果校驗通過，則通過輸出端P02向設(shè)備控制板的輸入端mi發(fā)送與該數(shù)據(jù)包中包含的控制命令相對應(yīng)的脈沖信號。相應(yīng)的，本發(fā)明還提供一種電子設(shè)備的抗干擾方法，所述方法包括通過所述面板組件的輸出端PlO輸出包含有控制命令及校驗碼的數(shù)據(jù)包；提供一面板側(cè)輸入隔離模塊及ー干擾處理器，以通過該面板側(cè)輸入隔離模塊隔離接收所述PlO端輸出的數(shù)據(jù)包后傳送至該干擾處理器的輸入端POl ；
4
由該干擾處理器對從POl端接收到的數(shù)據(jù)包進行校驗，如果校驗通過，則通過該干擾處理器的輸出端P02向設(shè)備控制板的輸入端mi發(fā)送與該數(shù)據(jù)包中包含的控制命令相對應(yīng)的脈沖信號。本發(fā)明很好的解決了電子設(shè)備操作面板遇到干擾時對電子設(shè)備所產(chǎn)生的影響，尤其在無法采用屏蔽方式的使用場合，可保障電子設(shè)備的正常使用。


圖1為現(xiàn)有電子設(shè)備內(nèi)部電氣及通訊結(jié)構(gòu)簡化示意圖。圖2為根據(jù)本發(fā)明的第一實施例所述的ー種電子設(shè)備的簡化示意圖。圖3為根據(jù)本發(fā)明的第二實施例所述的ー種電子設(shè)備的簡化示意圖。圖4為根據(jù)本發(fā)明的第三實施例所述的ー種電子設(shè)備的簡化示意圖。圖5為根據(jù)本發(fā)明的第四實施例所述的ー種電子設(shè)備的簡化示意圖。圖6為根據(jù)本發(fā)明實施例所述的面板側(cè)輸入隔離模塊以及面板側(cè)輸出隔離模塊的原理示意圖。圖7為根據(jù)本發(fā)明實施例所述的設(shè)備側(cè)輸入隔離模塊及設(shè)備側(cè)輸出隔離模塊的原理示意圖。
具體實施例方式下面結(jié)合附圖，對本發(fā)明的實施例進行詳細說明。如圖2所示，為根據(jù)本發(fā)明的實施例所述的ー種電子設(shè)備的簡化示意圖，包括面板組件、設(shè)備控制板，所述面板組件至少具有ー輸出端PlO ；所述設(shè)備控制板至少具有ー輸入端IN1，且采用脈沖方式接收數(shù)據(jù)信號，所述電子設(shè)備進一歩包括一干擾控制裝置，所述干擾控制裝置包括干擾處理器及面板側(cè)輸入隔離模塊，所述干擾處理器至少具有一面板側(cè)輸入端POl及ー設(shè)備側(cè)輸出端P02，其中所述面板組件，用于通過所述輸出端PlO輸出包含有控制命令及校驗碼的數(shù)據(jù)包；所述面板側(cè)輸入隔離模塊，用于隔離接收所述PlO端輸出的數(shù)據(jù)包后傳送至干擾處理器的輸入端POI ；所述干擾處理器，用于對從POl端接收到的數(shù)據(jù)包進行校驗，如果校驗通過，則通過輸出端P02向設(shè)備控制板的輸入端mi發(fā)送與該數(shù)據(jù)包中包含的控制命令相對應(yīng)的脈沖信號。如圖2所示，在電子設(shè)備中增加了干擾控制裝置，位于設(shè)備控制板與面板組件之間，干擾控制裝置與面板組件之間采用數(shù)據(jù)隔離通訊，而與設(shè)備控制板之間仍采用原有的脈沖方式通訊，而且，面板組件由獨立電源供電。干擾控制裝置可以是ー塊控制板，可設(shè)置于設(shè)備主控板附近，并且遠離干擾區(qū)，使得干擾信號無法直接作用于干擾控制裝置。由于面板組件與干擾控制裝置之間采用數(shù)據(jù)包通訊，當(dāng)強干擾源干擾面板組件吋，干擾信號只會破壞數(shù)據(jù)包的完整性，使得通信無效，干擾控制器不會收到合法的通訊數(shù)據(jù)包，也就不會給設(shè)備控制板發(fā)送錯誤的信號。
而另由于面板組件獨立供電，并且與干擾控制裝置之間采用隔離通訊，因此與干擾控制裝置之間完全電氣隔離，無共地連接，干擾無法通過地線串?dāng)_給干擾控制裝置，干擾控制裝置也就不會對設(shè)備形成干擾。進ー步的，如圖3所示，所述干擾控制裝置中進ー步包括設(shè)備側(cè)輸入隔離模塊，用于隔離接收由所述干擾處理器的P02端輸出的脈沖信號后發(fā)送至設(shè)備控制板的mi端。由于干擾控制裝置與設(shè)備控制板之間也采用了脈沖信號隔離與電源隔離，使得共地干擾信號無法到達設(shè)備。電源隔離電路包括一隔離電源，例如，為設(shè)備控制板提供的Vcc_C= 12V的供電電源，在經(jīng)過ー DC-DC隔離電源后，電壓仍為12V，但已經(jīng)隔離，再經(jīng)過ー穩(wěn)壓電路(例如 LM2596-5. 0穩(wěn)壓電路)穩(wěn)壓后輸出5. OV直流電壓Vcc_B，供給干擾處理器。對于僅需要輸入信號的電子設(shè)備來說，通過圖2或圖3所示實施例即可較好的實現(xiàn)抗干擾效果，而對于需要輸入和輸出信號的電子設(shè)備來說，可繼續(xù)參考圖4及圖5所示實施例。如圖4所示，與圖2實施例相比，設(shè)備控制板進ー步具有ー輸出端OUTl ；面板組件進ー步具有一輸入端Pll ；干擾處理器進ー步具有一設(shè)備側(cè)輸入端P03及面板側(cè)輸出端 P00，用于通過P03端接收來自于設(shè)備控制板OUTl端輸出的脈沖信號，并轉(zhuǎn)換為數(shù)據(jù)包形式從POO端輸出。所述干擾控制裝置進ー步包括面板側(cè)輸出隔離模塊，連接于所述干擾處理器的 POO端與面板組件的Pl 1端之間，用于隔離接收由所述干擾處理器的POO端輸出的數(shù)據(jù)包后發(fā)送至面板組件的Pll端。如圖5所示，與圖4實施例相比，所述干擾控制裝置進ー步包括設(shè)備側(cè)輸出隔離模塊，連接于所述設(shè)備控制板的OUTl端與干擾處理器的P03端之間，用于隔離接收由所述設(shè)備控制板的輸出端OUTl輸出的脈沖信號后發(fā)送至所述干擾處理器的輸入端P03。前述實施例中，所述面板側(cè)輸入隔離模塊與面板側(cè)輸出隔離模塊的地線相互獨立；所述設(shè)備側(cè)輸入隔離模塊與設(shè)備側(cè)輸出隔離模塊的地線相互獨立。如圖6所示，為根據(jù)本發(fā)明實施例所述的面板側(cè)輸入隔離模塊以及面板側(cè)輸出隔離模塊的原理示意圖。面板組件與干擾處理器之間(例如可通過光耦器件)采用隔離數(shù)據(jù)通訊，面板組件的Pio端發(fā)送數(shù)據(jù)包，經(jīng)過光耦器件Ul進行光電隔離接收，到達干擾處理器的POl端。同樣，干擾處理器發(fā)送數(shù)據(jù)包，經(jīng)過光耦器件U2光電隔離，到達面板組件的Pll 端，由面板組件對數(shù)據(jù)包再進行解析處理。數(shù)據(jù)包格式可以如下命令頭3bytes+命令長度2bytes
+命令長度校驗碼2bytes
+命令字Ibyte+命令數(shù)據(jù)nbytes+命令數(shù)據(jù)校驗碼2byte+命令結(jié)束符Ibyte由于采用數(shù)據(jù)包形式，當(dāng)遇到干擾時，數(shù)據(jù)校驗碼就會不合格，則該數(shù)據(jù)包即失效，因此不會對設(shè)備控制板發(fā)出誤指令。如圖7所示，為根據(jù)本發(fā)明實施例所述的設(shè)備側(cè)輸入隔離模塊及設(shè)備側(cè)輸出隔離模塊的原理示意圖，干擾處理器的P02端輸出脈沖控制指令，經(jīng)光耦器件U4光電隔離后傳遞給設(shè)備控制器的mi ；設(shè)備控制板OUTi端的脈沖輸出經(jīng)過光耦器件U3光電隔離后傳遞給干擾控制器的P03端。由于信號采用隔離傳輸，干擾控制器與設(shè)備之間無共地連接，因此不會形成共地干擾。與上述實施例相對應(yīng)，本發(fā)明還提供一種電子設(shè)備的抗干擾方法，所述方法包括通過所述面板組件的輸出端PlO輸出包含有控制命令及校驗碼的數(shù)據(jù)包；提供一面板側(cè)輸入隔離模塊及ー干擾處理器，以通過該面板側(cè)輸入隔離模塊隔離接收所述PlO端輸出的數(shù)據(jù)包后傳送至該干擾處理器的輸入端POl ；由該干擾處理器對從POl端接收到的數(shù)據(jù)包進行校驗，如果校驗通過，則通過該干擾處理器的輸出端P02向設(shè)備控制板的輸入端mi發(fā)送與該數(shù)據(jù)包中包含的控制命令相對應(yīng)的脈沖信號。其中，所述面板組件由獨立電源供電。其中，還可以進ー步提供一設(shè)備側(cè)輸入隔離模塊，以隔離接收由所述干擾處理器的P02端輸出的脈沖信號后發(fā)送至設(shè)備控制板的mi端。其中，所述設(shè)備控制板，進ー步具有ー輸出端OUTl ；所述面板組件，進ー步具有一輸入端Pll ；所述干擾處理器，進ー步具有一設(shè)備側(cè)輸入端P03及面板側(cè)輸出端POO ；所述方法可進ー步包括由所述干擾處理器通過P03端接收來自于設(shè)備控制板 OUTl端輸出的脈沖信號，并轉(zhuǎn)換為數(shù)據(jù)包形式從POO端輸出；提供一面板側(cè)輸出隔離模塊，連接于所述干擾處理器的POO端與面板組件的Pll 端之間，以隔離接收由所述干擾處理器的POO端輸出的數(shù)據(jù)包后發(fā)送至面板組件的Pll端。還可以進ー步提供一設(shè)備側(cè)輸出隔離模塊，連接于所述設(shè)備控制板的OUTl端與干擾處理器的P03端之間，以隔離接收由所述設(shè)備控制板的輸出端OUTl輸出的脈沖信號后發(fā)送至所述干擾處理器的輸入端P03。本發(fā)明所述方法實施例的運作細節(jié)與圖2至圖7所述實施例的原理相同，在此不作贅述。應(yīng)用本發(fā)明，對無法屏蔽的使用場合，采用隔離的數(shù)據(jù)通訊以及電氣隔離方式，可以非常有效地防止干擾對電子設(shè)備產(chǎn)生的影響，保證設(shè)備的正常運行。
權(quán)利要求
1.一種電子設(shè)備，包括面板組件、設(shè)備控制板，所述面板組件至少具有ー輸出端PlO ； 所述設(shè)備控制板至少具有一輸入端IN1，且采用脈沖方式接收數(shù)據(jù)信號，其特征在干，所述電子設(shè)備進一歩包括一干擾控制裝置，所述干擾控制裝置包括干擾處理器及面板側(cè)輸入隔離模塊，所述干擾處理器至少具有一面板側(cè)輸入端POl及ー設(shè)備側(cè)輸出端P02，其中所述面板組件，用于通過所述輸出端PlO輸出包含有控制命令及校驗碼的數(shù)據(jù)包；所述面板側(cè)輸入隔離模塊，用于隔離接收所述PlO端輸出的數(shù)據(jù)包后傳送至干擾處理器的輸入端POI ；所述干擾處理器，用于對從POi端接收到的數(shù)據(jù)包進行校驗，如果校驗通過，則通過輸出端P02向設(shè)備控制板的輸入端mi發(fā)送與該數(shù)據(jù)包中包含的控制命令相對應(yīng)的脈沖信號。
2.如權(quán)利要求1所述的電子設(shè)備，其特征在干，所述面板組件由獨立電源供電。
3.如權(quán)利要求1所述的電子設(shè)備，其特征在干，所述干擾控制裝置進ー步包括設(shè)備側(cè)輸入隔離模塊，用于隔離接收由所述干擾處理器的P02端輸出的脈沖信號后發(fā)送至設(shè)備控制板的INl端。
4.如權(quán)利要求1所述的電子設(shè)備，其特征在干，所述設(shè)備控制板，進ー步具有ー輸出端OUTl ；所述面板組件，進ー步具有一輸入端Pll ；所述干擾處理器，進ー步具有一設(shè)備側(cè)輸入端P03及面板側(cè)輸出端P00，用于通過P03 端接收來自于設(shè)備控制板OUTl端輸出的脈沖信號，并轉(zhuǎn)換為數(shù)據(jù)包形式從POO端輸出；所述干擾控制裝置，進ー步包括面板側(cè)輸出隔離模塊，連接于所述干擾處理器的POO 端與面板組件的Pll端之間，用于隔離接收由所述干擾處理器的POO端輸出的數(shù)據(jù)包后發(fā)送至面板組件的Pll端。
5.如權(quán)利要求4所述的電子設(shè)備，其特征在干，所述干擾控制裝置進ー步包括設(shè)備側(cè)輸出隔離模塊，連接于所述設(shè)備控制板的OUTl端與干擾處理器的P03端之間，用于隔離接收由所述設(shè)備控制板的輸出端OUTl輸出的脈沖信號后發(fā)送至所述干擾處理器的輸入端 P03。
6.如權(quán)利要求1所述的電子設(shè)備，其特征在干，所述設(shè)備控制板的供電電源經(jīng)過隔離電源后為所述干擾處理器供電。
7.如權(quán)利要求6所述的電子設(shè)備，其特征在干，所述隔離電源后進ー步包括ー穩(wěn)壓電路，將隔離電源輸出的供電穩(wěn)壓后為所述干擾處理器供電。
8.如權(quán)利要求4所述的電子設(shè)備，其特征在干，所述面板側(cè)輸入隔離模塊與面板側(cè)輸出隔離模塊的地線相互獨立。
9.如權(quán)利要求4所述的電子設(shè)備，其特征在干，所述面板側(cè)輸入隔離模塊包含一光耦器件U1，所述Ul的信號輸入端與面板組件的輸出端PlO連接，所述Ul的信號輸出端與干擾處理器的輸入端POl連接；所述面板側(cè)輸出隔離模塊包含一光耦器件U2，所述U2的信號輸入端與干擾處理器的輸出端POO連接，所述U2的信號輸出端與面板組件的輸入端Pll連接。
10.如權(quán)利要求5所述的電子設(shè)備，其特征在干，所述干擾控制裝置進ー步包括設(shè)備側(cè)輸入隔離模塊，用于隔離接收由所述干擾處理器的P02端輸出的脈沖信號后發(fā)送至設(shè)備控制板的mi端；所述設(shè)備側(cè)輸入隔離模塊與設(shè)備側(cè)輸出隔離模塊的地線相互獨立。
11.如權(quán)利要求 ο所述的電子設(shè)備，其特征在干，所述設(shè)備側(cè)輸出隔離模塊包括一光耦器件U3，所述U3的信號輸入端與設(shè)備控制板的輸出端OUTl端連接，所述U3的信號輸出端與干擾處理器的輸入端P03連接；所述設(shè)備側(cè)輸入隔離模塊包括一光耦器件U4，所述U4 的信號輸入端與干擾處理器的輸出端P02連接，所述U4的信號輸出端與設(shè)備控制板的輸入端INl連接。
12.一種電子設(shè)備的抗干擾方法，所述電子設(shè)備包括面板組件、設(shè)備控制板，所述面板組件至少具有ー輸出端PlO ；所述設(shè)備控制板至少具有一輸入端IN1，且采用脈沖方式接收數(shù)據(jù)信號，其特征在干，所述方法包括通過所述面板組件的輸出端PlO輸出包含有控制命令及校驗碼的數(shù)據(jù)包；提供一面板側(cè)輸入隔離模塊及ー干擾處理器，以通過該面板側(cè)輸入隔離模塊隔離接收所述PlO端輸出的數(shù)據(jù)包后傳送至該干擾處理器的輸入端POl ；由該干擾處理器對從POl端接收到的數(shù)據(jù)包進行校驗，如果校驗通過，則通過該干擾處理器的輸出端P02向設(shè)備控制板的輸入端mi發(fā)送與該數(shù)據(jù)包中包含的控制命令相對應(yīng)的脈沖信號。
13.如權(quán)利要求12所述的方法，其特征在干，所述面板組件由獨立電源供電。
14.如權(quán)利要求12所述的方法，其特征在干，進ー步提供ー設(shè)備側(cè)輸入隔離模塊，以隔離接收由所述干擾處理器的P02端輸出的脈沖信號后發(fā)送至設(shè)備控制板的mi端。
15.如權(quán)利要求12所述的方法，其特征在干，所述設(shè)備控制板，進ー步具有ー輸出端 OUTl ；所述面板組件，進ー步具有一輸入端Pll ；所述干擾處理器，進ー步具有ー設(shè)備側(cè)輸入端P03及面板側(cè)輸出端POO ；所述方法進ー步包括由所述干擾處理器通過P03端接收來自于設(shè)備控制板OUTl端輸出的脈沖信號，并轉(zhuǎn)換為數(shù)據(jù)包形式從POO端輸出；提供一面板側(cè)輸出隔離模塊，連接于所述干擾處理器的POO端與面板組件的Pll端之間，以隔離接收由所述干擾處理器的POO端輸出的數(shù)據(jù)包后發(fā)送至面板組件的Pll端。
16.如權(quán)利要求15所述的方法，其特征在干，進ー步提供一設(shè)備側(cè)輸出隔離模塊，連接于所述設(shè)備控制板的OUTl端與干擾處理器的P03端之間，以隔離接收由所述設(shè)備控制板的輸出端OUTl輸出的脈沖信號后發(fā)送至所述干擾處理器的輸入端P03。
17.如權(quán)利要求11所述的方法，其特征在干，所述設(shè)備控制板的供電電源經(jīng)過隔離電源后為所述干擾處理器供電。
18.如權(quán)利要求17所述的方法，其特征在干，所述隔離電源后進ー步提供ー穩(wěn)壓電路， 將隔離電源輸出的供電穩(wěn)壓后為所述干擾處理器供電。
19.如權(quán)利要求15所述的方法，其特征在干，所述面板側(cè)輸入隔離模塊與面板側(cè)輸出隔離模塊的地線相互獨立。
20.如權(quán)利要求16所述的方法，其特征在干，進ー步提供ー設(shè)備側(cè)輸入隔離模塊，以隔離接收由所述干擾處理器的P02端輸出的脈沖信號后發(fā)送至設(shè)備控制板的mi端；所述設(shè)備側(cè)輸入隔離模塊與設(shè)備側(cè)輸出隔離模塊的地線相互獨立。
全文摘要
本發(fā)明提供一種電子設(shè)備及其防干擾方法，包括面板組件、設(shè)備控制板，及干擾控制裝置，所述干擾控制裝置包括干擾處理器及面板側(cè)輸入隔離模塊，所述干擾處理器至少具有一面板側(cè)輸入端P01及一設(shè)備側(cè)輸出端P02，其中所述面板組件，用于通過所述輸出端P10輸出包含有控制命令及校驗碼的數(shù)據(jù)包；所述面板側(cè)輸入隔離模塊，用于隔離接收所述P10端輸出的數(shù)據(jù)包后傳送至干擾處理器的輸入端P01；所述干擾處理器，用于對從P01端接收到的數(shù)據(jù)包進行校驗，如果校驗通過，則通過輸出端P02向設(shè)備控制板的輸入端IN1發(fā)送與該數(shù)據(jù)包中包含的控制命令相對應(yīng)的脈沖信號。本發(fā)明采用隔離數(shù)據(jù)通訊以及電氣隔離方式有效地防止干擾對設(shè)備產(chǎn)生影響。
文檔編號H05K9/00GK102548380SQ20121000363
公開日2012年7月4日 申請日期2012年1月6日 優(yōu)先權(quán)日2012年1月6日
發(fā)明者付宏毅, 李明妮 申請人:北京雍華和訊信息技術(shù)有限公司