技術編號：10724531
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及實時系統(tǒng)的容錯處理器。描述了使用在兩個或多于兩個不同的線程中運行的指令的時間和/或空間分離的容錯多線程處理器。指令由兩個或多于兩個線程中的每個取出、解碼并執(zhí)行以針對兩個或多于兩個線程中的每個產(chǎn)生一個結果。然后使用比較硬件邏輯來比較這些結果，且如果在所得到的結果之間有不匹配，則錯誤或事件產(chǎn)生。該比較被在逐個指令基礎上執(zhí)行，使得錯誤被快速地識別(且因此可被解決)。專利說明實時系統(tǒng)的容錯處理器 背景容錯系統(tǒng)是被設計成甚至在存在一些錯誤的情況下也繼續(xù)工作...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
請注意，此類技術沒有源代碼，用于學習研究技術思路。