技術(shù)編號：11133541
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及數(shù)據(jù)流的不間斷處理，更具體的是一種數(shù)據(jù)流除法的FPGA實(shí)現(xiàn)裝置。背景技術(shù)由于目前現(xiàn)場可編程陣列(FPGA)具有工藝成熟、實(shí)現(xiàn)簡單、性價(jià)比高等優(yōu)點(diǎn)，所以在很多產(chǎn)品設(shè)計(jì)中被用于實(shí)現(xiàn)算法處理。數(shù)據(jù)流的處理一般難點(diǎn)在于數(shù)據(jù)在源源不斷的流入，不管是用于加減乘除，都對建立保持時(shí)間有較高的要求，其中用于除法計(jì)算時(shí)，對時(shí)間更是有嚴(yán)格要求，因?yàn)槭褂贸ㄆ饔?jì)算過程耗時(shí)太長，而且會(huì)占用過多資源。流水線太長會(huì)導(dǎo)致版本編譯時(shí)間過長，性能不會(huì)達(dá)到最優(yōu)。圖1表示的是現(xiàn)有技術(shù)中數(shù)據(jù)流的算法處理流程，包括取絕對值、擴(kuò)展...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。