技術編號：11544996
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及一種存儲器架構，且特別涉及一種具有糾錯碼功能的存儲器架構。背景技術對于存儲器裝置的基本架構，其包含記憶胞陣列以及多種外圍電路以存取記憶胞陣列的記憶胞。記憶胞陣列是存儲數(shù)據(jù)的核心部分。然而，存儲于記憶胞陣列中的數(shù)據(jù)可能有錯誤，其數(shù)據(jù)的一個位可能會從原本要寫入的位被翻轉。當數(shù)據(jù)對記憶胞陣列要被寫入或是讀出時，為了修正在記憶胞陣列中的錯誤位，糾錯碼(error-correctingcode，ECC)電路會被使用，根據(jù)奇偶(parity)校驗以檢測錯誤位接著修正此錯誤位。多種演算方法可以被使用...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
請注意，此類技術沒有源代碼，用于學習研究技術思路。