技術(shù)編號(hào)：40393885
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶(hù)請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本申請(qǐng)屬于集成電路，尤其涉及一種采樣數(shù)據(jù)的相位差檢測(cè)方法及裝置。背景技術(shù)、目前，在現(xiàn)場(chǎng)可編程邏輯門(mén)陣列(field?programmable?gate?array，fpga)芯片內(nèi)部進(jìn)行源同步接口時(shí)序收斂驗(yàn)證時(shí)，存在時(shí)序分析模型計(jì)算得到的時(shí)序報(bào)告中的源同步接口的時(shí)鐘與采樣數(shù)據(jù)之間的相位差，與實(shí)際的源同步接口的時(shí)鐘與采樣數(shù)據(jù)之間的相位差存在區(qū)別的現(xiàn)象，使得即便源同步接口時(shí)序收斂了，也會(huì)出現(xiàn)源同步接口接收數(shù)據(jù)失敗的問(wèn)題。、因此，亟需提供一種對(duì)源同步接口的時(shí)鐘和采樣數(shù)據(jù)之間的相位差進(jìn)行檢測(cè)的技術(shù)方...
注意：該技術(shù)已申請(qǐng)專(zhuān)利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專(zhuān)利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專(zhuān)利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
該類(lèi)技術(shù)注重原理思路，無(wú)完整電路圖，適合研究學(xué)習(xí)。