技術(shù)編號(hào)：6384161
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本公開總體上涉及處理器寄存器，更具體地，涉及用于源操作數(shù)收集器高速緩存的方法和裝置。背景技術(shù)并行處理器具有使用不同的硬件資源來(lái)使多個(gè)線程能夠同時(shí)執(zhí)行的多個(gè)獨(dú)立內(nèi)核。SMD (單指令、多數(shù)據(jù))架構(gòu)處理器在多個(gè)內(nèi)核的每一個(gè)上均執(zhí)行相同的指令，其中每個(gè)內(nèi)核執(zhí)行不同的輸入數(shù)據(jù)。MMD (多指令、多數(shù)據(jù))架構(gòu)處理器利用供應(yīng)給每個(gè)內(nèi)核的不同的輸入數(shù)據(jù)在不同的內(nèi)核上執(zhí)行不同的指令。并行處理器也可以是多線程的，其使用單個(gè)處理內(nèi)核的資源使兩個(gè)或更多個(gè)線程能夠大體上同時(shí)執(zhí)行(...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。