技術(shù)編號：6495435
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。說明了用于在計算機處理器中執(zhí)行對齊指令的系統(tǒng)、裝置和方法的實施例。在一些實施例中，對齊指令的執(zhí)行使得兩個串接源的數(shù)據(jù)元素的選擇性存儲存儲在目的地中。專利說明[0001]本發(fā)明的領(lǐng)域一般涉及計算機處理器體系結(jié)構(gòu)，尤其涉及當(dāng)被執(zhí)行時引起特定結(jié)果的指令。背景技術(shù)[0002]隨著處理器的單指令多數(shù)據(jù)(SMD)寬度增加，應(yīng)用程序開發(fā)者(和編譯器)越來越難以充分使用SMD硬件，因為數(shù)據(jù)元素不會自然地與全矢量的大小對齊并且通常產(chǎn)生高速緩沖存儲行分裂，其中存儲器參考位于高...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。