技術(shù)編號：6811556
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及一種具有溝槽(Trench)電容的半導(dǎo)體的制造方法；特別涉及一種利用此方法避免溝槽電容的導(dǎo)電層與隱埋擴散區(qū)域的間形成空隙，形成具有良好導(dǎo)電特性的溝槽電容半導(dǎo)體。然而，當半導(dǎo)體制造程序進入次毫微米制作工藝時，容易產(chǎn)生接觸不良的情形。如圖2所示，在溝槽內(nèi)形成環(huán)狀絕緣層15時，由濕蝕刻形成的環(huán)狀絕緣層15的內(nèi)壁，無法垂直于第一多晶硅層14。進一步，在溝槽10內(nèi)形成上述隱埋導(dǎo)電帶18時，容易在擴散凹部17產(chǎn)生一空隙19。一般而言，上述第一多晶硅層中的摻雜...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。