技術(shù)編號：6820757
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。概括地說，本發(fā)明涉及集成電路內(nèi)部的時鐘信號分配，并且尤其是涉及一種差分時鐘信號分配系統(tǒng)。更特別地，本發(fā)明涉及一種使用負(fù)阻抗終端的差分時鐘信號分配網(wǎng)絡(luò)。集成電路內(nèi)部邏輯電路的同步是通過將一個主時鐘信號分配給每個定時臨界電路來完成的。當(dāng)數(shù)據(jù)被計(jì)時時，諸如一個微處理器的信息處理單元的正確的操作需要所有的數(shù)字信號都處于一種穩(wěn)定的狀態(tài)。在所有的“計(jì)時”系統(tǒng)中都有一個控制數(shù)據(jù)傳輸?shù)闹鲿r鐘。在集成電路中一般使用一個振蕩器和一個中央緩存器來產(chǎn)生和放大時鐘信號以用于分配給數(shù)...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。