技術(shù)編號(hào)：6866740
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶(hù)請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及把多個(gè)晶體管組合起來(lái)構(gòu)成的半導(dǎo)體集成電路、邏輯運(yùn)算電路和觸發(fā)器，特別是涉及降低功耗和提高信號(hào)傳送速度的技術(shù)。要實(shí)現(xiàn)CMOS邏輯電路的高速化，就需要用閾值電壓低的晶體管構(gòu)成電路。然而，卻存在著晶體管的閾值電壓越低備用時(shí)漏泄電流越大的問(wèn)題。為了避免該問(wèn)題，人們提出了可以同時(shí)實(shí)現(xiàn)電路的高速動(dòng)作和低漏泄電流的MT-CMOS(Multiple Threshold voltage CMOS，多閾值電壓CMOS)電路的方案。圖8是MT-CMOS電路的現(xiàn)有技術(shù)的...
注意：該技術(shù)已申請(qǐng)專(zhuān)利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專(zhuān)利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專(zhuān)利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。