技術(shù)編號(hào)：6892497
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及半導(dǎo)體器件制造領(lǐng)域的檢測(cè)工藝，具體地說(shuō)，涉及一種自對(duì)準(zhǔn)硅化物(self-aligned-silicidation， SAB )工藝的監(jiān)控方法。 背景技術(shù)在半導(dǎo)體器件的制造過(guò)程中， 一般采用自對(duì)準(zhǔn)硅化物工藝在金屬氧化半導(dǎo) 體(MOS)器件源/漏極和柵極的表面形成一層硅化物薄膜，以減少對(duì)應(yīng)部分的 寄生電阻。隨著半導(dǎo)體器件小型化和集成化的發(fā)展，單一電路板上集成的電路 越來(lái)越多，封裝越來(lái)越緊密，導(dǎo)致每一器件上PN結(jié)隔離區(qū)域很小，進(jìn)而導(dǎo)致 PN結(jié)產(chǎn)生較大的...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。