技術(shù)編號(hào)：6930816
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及微電子超深亞微米技術(shù)互補(bǔ)金屬氧化物半導(dǎo)體器件(CMOS)及超大規(guī) 模集成，尤其涉及。背景技術(shù)當(dāng)MOSFET器件的柵長(zhǎng)縮小到納米尺度以后，金屬源/漏(S/D)結(jié)構(gòu)具有一系列的 優(yōu)點(diǎn)原子級(jí)突變結(jié)能夠抑制短溝道效應(yīng)(SCE)，低S/D串聯(lián)電阻和接觸電阻，S/D形成的低 溫工藝適宜集成高k柵介質(zhì)、金屬柵和應(yīng)變硅等新材料，使之成為摻雜硅S/D結(jié)構(gòu)最有希望 的替代者。然而，肖特基MOSFET (SB M0SFET)在開態(tài)，由于源/溝道的較大肖特基勢(shì)壘高度 (...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。