技術(shù)編號：6943183
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及芯片封裝體，且特別是涉及芯片下包覆有金屬層的芯片封裝體。 背景技術(shù)隨著半導體工藝技術(shù)的不斷進步，可在更小的芯片中形成更多的半導體元件。除 了使芯片的效能更為提升外，還能節(jié)省晶片面積而降低成本。然而，隨著芯片尺寸縮小化與 元件密度的增加，其輸出/輸入連接(I/O)的數(shù)目與密度也增加，造成芯片與外界間的導電 通路形成不易。此外，縮小化芯片中的高密度元件于運作時，容易產(chǎn)生過多的熱能而影響芯 片的效能。發(fā)明內(nèi)容本發(fā)明的目的在于提供一種，以解決上述問題。為...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。