技術(shù)編號(hào)：6960921
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種MOS晶體管的制造方法。 背景技術(shù)隨著集成電路向超大規(guī)模集成電路發(fā)展，集成電路內(nèi)部的電路密度越來(lái)越大，所包含的元件數(shù)量也越來(lái)越多。隨著半導(dǎo)體集成電路的進(jìn)一步發(fā)展，半導(dǎo)體元件的尺寸也隨之減小，MOS晶體管基本結(jié)構(gòu)包括三個(gè)主要區(qū)域源極(source)、漏極(drain)和柵電極 (gate)。其中源極和漏極是通過(guò)高摻雜形成的，根據(jù)器件類型不同，可分為η型摻雜(NMOS) 和P型摻雜(PMOS)。在器件按比例縮小的過(guò)程中，漏...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。