技術(shù)編號(hào)：7000292
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種半導(dǎo)體器件及其制造方法，尤其涉及一種具有多個(gè)銅線線路層的半導(dǎo)體器件及其制造方法。背景技術(shù)大規(guī)模集成電路的集成度和運(yùn)行速度變得越來越高，隨著集成度的提高，半導(dǎo)體元件，比如構(gòu)成集成電路的晶體管也制作得更加小型化。小型化的半導(dǎo)體元件提高了運(yùn)行速度。電路延遲時(shí)間影響大規(guī)模集成電路的運(yùn)行速度，而電路延遲時(shí)間決定于線路的電阻和寄生電容。因此，希望減小線路的電阻和寄生電容。通過采用電阻比Al小的Cu作為主要線路材料，可以使線路的電阻降低。在實(shí)踐中很難找到比...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。