技術(shù)編號：7181259
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種在半導(dǎo)體工藝中，特別是涉及一種用以防止在一多晶硅硬掩模的頂部上形成硅化鈦(TiSi2)及防止一MOS晶體管的源/漏極區(qū)域氧化的。背景技術(shù) 我們知道，由于在一半導(dǎo)體襯底中的個(gè)別裝置及用以連接該裝置的內(nèi)連圖案化導(dǎo)電層尺寸的縮小，而使得不斷地增加該半導(dǎo)體襯底上的集成電路密度成為一種趨勢。為了進(jìn)一步大大地增加封裝密度，半導(dǎo)體需要具有額外的要求，例如光刻成像技術(shù)的改良分辨率及改良的等離子體蝕刻技術(shù)。由于集成電路的密度越來越高，所以形成于一內(nèi)層介電層中的...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。