技術(shù)編號：7527576
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明是一種高效時鐘輸入控制電路，包括外部時鐘信號端CLK，外部時鐘信號端CLK通過PATH1通道和PATH2通道分別連接控制兩個串聯(lián)的NMOS管MN2和NMOS管MN1的柵極，所述PATH2通道為外部時鐘信號端CLK直接連接到NMOS管MN1的柵極，其中在所述PATH1通道中設(shè)置有內(nèi)部時鐘ACT信號反饋回路，并產(chǎn)生CKII和CLK信號一起控制NMOS管MN1和NMOS管MN2，所述ACT信號反饋回路主要包括三輸入與非門NAND和兩輸入或非門NOR。采用本...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)注重原理思路，無完整電路圖，適合研究學(xué)習(xí)。