技術(shù)編號(hào):7534934
提示:您尚未登錄,請(qǐng)點(diǎn) 登 陸 后下載,如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ,登陸完成后,請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明是一種用于降低集成電路芯片振蕩器功耗的電路結(jié)構(gòu)。通常振蕩器電路、尤其時(shí)鐘電路往往后接分頻電路共同工作,產(chǎn)生所需時(shí)鐘信號(hào)。假定時(shí)鐘分頻電路采用二分頻,且暫設(shè)負(fù)載相同,對(duì)振蕩產(chǎn)生電路及其隨后的幾級(jí)分頻電路而言,以Pn表示各級(jí)分頻電路功耗,PL表示后級(jí)邏輯電路功耗,總動(dòng)態(tài)開關(guān)功耗可表示為Pswitch=P1+P2+P4+P8+P16+Λ+PL=P(fclk)+12P(fclk)+14P(fclk)+18P(fclk)+P16+Λ+PL...
注意:該技術(shù)已申請(qǐng)專利,請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出,在未取得專利權(quán)人授權(quán)前,僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán),增加技術(shù)思路,做技術(shù)知識(shí)儲(chǔ)備,不適合論文引用。
該類技術(shù)注重原理思路,無完整電路圖,適合研究學(xué)習(xí)。