技術(shù)編號(hào)：7542030
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明提出一種遲滯可控的同步比較器，包括同步比較器模塊、鎖存單元和反饋回路；反饋回路對(duì)稱設(shè)置在同步比較器模塊兩邊，并根據(jù)控制要求，增設(shè)所述反饋模塊的數(shù)量，實(shí)現(xiàn)遲滯可調(diào)的同步比較器。本發(fā)明的遲滯可控的同步比較器和傳統(tǒng)的同步比較器相比，增加了至少一組的反饋回路，實(shí)現(xiàn)了遲滯數(shù)字可控，并且有效避免了輸入信號(hào)的干擾造成的輸出波動(dòng)，避免了輸出過(guò)于敏感，解決了傳統(tǒng)的同步比較器的穩(wěn)定性問(wèn)題。專利說(shuō)明—種遲滯可控的同步比較器[0001]本發(fā)明屬于模擬集成電路領(lǐng)域，具體涉及一...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
該類技術(shù)注重原理思路，無(wú)完整電路圖，適合研究學(xué)習(xí)。