技術(shù)編號(hào)：7887940
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。技術(shù)領(lǐng)域本發(fā)明實(shí)施例涉及通信技術(shù)領(lǐng)域，尤其涉及一種雙向鏈表訪問檢錯(cuò)的方法及裝置。背景技術(shù)當(dāng)前現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array, FPGA)被用來(lái)處理越來(lái)越復(fù)雜的業(yè)務(wù)，F(xiàn)PGA對(duì)鏈表操作和使用越來(lái)越頻繁。圖1是一種通常的雙向鏈表結(jié)構(gòu)示意圖，如圖1所示，該雙向鏈表有n+1個(gè)節(jié)點(diǎn)，節(jié)點(diǎn)0是鏈表的首節(jié)點(diǎn)，節(jié)點(diǎn)η是鏈表的尾節(jié)點(diǎn)，每個(gè)鏈表節(jié)點(diǎn)具有三個(gè)屬性數(shù)據(jù)、前驅(qū)節(jié)點(diǎn)指針和后繼節(jié)點(diǎn)指針，其中，數(shù)據(jù)就是鏈表節(jié)點(diǎn)管理的數(shù)據(jù)；前驅(qū)節(jié)點(diǎn)指針存放著在該鏈表上與該節(jié)點(diǎn)相鄰的前驅(qū)節(jié)點(diǎn)的內(nèi)存地址， ...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。