技術編號：8489604
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。隨著手持設備及物聯(lián)網的興起，對集成電路小型化和節(jié)能設計的需求越來越迫切，對半導體集成電路的低供電電壓設計提出了要求。由于EEPROM和閃存器件具有靈活的數(shù)據改寫、掉電后所儲存的數(shù)據內容不會丟失，并且可以長久保持的特性，它們在系統(tǒng)中的應用越來越廣泛。在CMOS EEPROM或閃存器件中，無論是基于浮柵技術，或是電荷陷阱技術，通常會需要一個高電壓產生電路，提供編程和擦寫操作所需要的高電壓。這個高電壓產生電路通常由電荷泵電路來完成。圖1展示了經典常規(guī)技術迪克森(...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。