技術(shù)編號：8866664
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本實用新型涉及芯片領(lǐng)域，尤其是一種低失配時鐘輸出電路。背景技術(shù)參見圖1，普通的DRAM芯片時鐘樹信號線布線方法。在一般情況下，DRAM芯片的時鐘輸出電路中的時鐘樹信號線會嚴(yán)格遵守樹狀結(jié)構(gòu)布線，使時鐘從時鐘產(chǎn)生電路到每一個時鐘輸出模塊所經(jīng)過的路徑完全匹配，甚至相同，這樣才能使得每一個時鐘輸出模塊輸出的時鐘之間偏差最小，數(shù)據(jù)和時鐘輸出范圍才能有更大的裕量，DRAM芯片可以工作在更高的頻率下。但是現(xiàn)實情況是，即便時鐘產(chǎn)生電路與時鐘輸出模塊之間的時鐘樹信號線采用樹...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。