技術(shù)編號(hào)：8922736
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。UVM是芯片驗(yàn)證業(yè)界最新研發(fā)的一種驗(yàn)證方法學(xué)。工程師用它可創(chuàng)建堅(jiān)實(shí)、可重 用、具互操作性的驗(yàn)證組件和驗(yàn)證平臺(tái)。UVM提供基于SystemVerilog語言開發(fā)的一套庫函 數(shù)，工程師通過調(diào)用庫可以省去自己從零開始開發(fā)驗(yàn)證環(huán)境的麻煩。 UVM與SystemVerilog為驗(yàn)證人員開發(fā)面向?qū)ο蟮尿?yàn)證環(huán)境提供了極大方便，使 得驗(yàn)證環(huán)境以及測(cè)試向量的開發(fā)效率大幅提高。然而隨之而來的是大量的測(cè)試向量需要 在仿真器上運(yùn)行，大的芯片驗(yàn)證項(xiàng)目會(huì)有幾千個(gè)測(cè)試向量，而且這些測(cè)試...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。